位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第753页 > MCM63P818TQ66 > MCM63P818TQ66 PDF资料 > MCM63P818TQ66 PDF资料1第1页
摩托罗拉
半导体技术资料
订购此文件
通过MCM63P736 / D
产品预览
128K ×36和256K ×18位
流水线BurstRAM
同步快速静态RAM
该MCM63P736和MCM63P818是4M位同步快速静态RAM
目的是提供一个可破裂的，高性能，二级高速缓存的
的PowerPC 和其它高性能的微处理器。该MCM63P736是
组织为每个36位128K字和MCM63P818组织成
256K字的每个18位。这些器件集成了输入寄存器，输出
寄存器，一个2位的地址计数器，并在一个单片高速SRAM
电路，减少了部件数量在高速缓存中的数据RAM的应用程序。 DE-同步
标志可以通过使用一个外部时钟（K）的精确循环控制。
地址（ SA） ，数据输入（ DQX ） ，并且除了输出所有的控制信号
使能（G）中，休眠模式（ ZZ） ，和线性脉冲串顺序（LBO ）的时钟（K）控制的
通过正边沿触发的同相寄存器。
连发可以与任何ADSP ADSC或输入引脚启动。随后爆
地址可以在内部通过MCM63P736和MCM63P818产生
（突发序列工作在直线或交错方式取决于国家
LBO ），并通过脉冲串地址前进（ ADV）输入引脚控制。
写周期是内部自定时的通过的上升沿发起
时钟（ K）的输入。这个特性消除了复杂的片写脉冲的产生
并且提供了用于输入信号增加的定时的灵活性。
同步字节写（ SBX ） ，全球同步写（ SGW ） ，和同步的
理性写使能（SW）被提供给允许写入任一单个字节或
到所有的字节。该字节被指定为“a” ， “b”的等SBa型控制DQA ， SBB CON-
trols DQB等各个字节，如果所选的字节写入SBX是AS-写
牢固插入与西南。所有的字节或书面如果任SGW断言，如果所有SBX和
SW断言。
对于读周期，流水线SRAM的输出数据暂时由一个存储
边沿触发的输出寄存器，然后被释放到输出缓冲器，在下一
时钟的上升沿（ K） 。
该MCM63P736和MCM63P818从3.3 V内核电源供电
和所有输出的2.5 V或3.3 V电源供电。所有输入和输出
是JEDEC标准JESD8-5兼容。
MCM63P736 / MCM63P818-133 = 4 ns访问/ 7.5 ns的周期（ 133兆赫）
MCM63P736 / MCM63P818-100 = 5 ns访问/ 10ns的周期（ 100兆赫）
MCM63P736 / MCM63P818-66 = 7 ns访问/ 15 ns的周期（ 66兆赫）
3.3 V + 10 ％ ， - 5％的内核电源， 2.5 V或3.3 V的I / O电源
ADSP ， ADSC和ADV突发控制引脚
可选的突发排序顺序（线性/交织）
双周期取消时序
内部自定时写周期
字节写和全局写控制
休眠模式（ ZZ ）
PB1 2.0版兼容
JEDEC标准的119引脚PBGA和100引脚TQFP封装
MCM63P736
MCM63P818
TQ包装
TQFP
CASE 983A -01
ZP包装
PBGA
CASE 999-01
在PowerPC是IBM公司，经许可使用的商标。
本文件包含有关正在开发中的产品信息。摩托罗拉保留不另行通知变更或终止本产品的权利。
10/8/97
摩托罗拉1997年公司
摩托罗拉快速SRAM
MCM63P736MCM63P818
1
