飞利浦半导体FAST产品
产品speci fi cation
9位地址/数据FUTUREBUS收发器， ADT
74F8965/74F8966
功能表74F8965
输入
艾因
L
H
L
H
l
h
–
–
X
X
X
–
–
–
BN *
–
–
–
–
–
–
–
–
–
X
X
L
H
X
OEB0
H
H
H
H
H
H
H
H
H
L
X
L
L
X
OEB1
L
L
L
L
L
L
L
L
L
X
H
H
H
X
LS
H
H
L
L
L
L
L
L
L
X
H
H
H
X
OEA
L
L
L
L
L
L
H
H
L
X
X
H
H
L
LE
X
X
L
L
↑
↑
H
H
H
X
X
X
X
X
LATCH
状态
X
X
H
L
H
L
H
L
NC
X
X
X
X
X
输出
An
输入
输入
输入
输入
输入
输入
L
H
输入
X
X
H
L
Z
Bn
H**
L
H**
L
H**
L
H**
L
L
H**
H**
输入
输入
X
禁用输出
亿到一
一到Bn输出锁存并读
（预处理锁存器）
一到Bn保持
禁止Bn的输出
一到Bn锁存器和读
一到Bn透明锁存器
一到Bn绕过锁
经营模式
注释功能表74F8965
1. H =高电压电平
2. H =高电压电平1设定时间之前，由低到高的LE的过渡
3， L =低电压等级
4.升=低电压电平1设定时间之前，由低到高的LE的过渡
5. NC =无变化
6， X =无关
7， Z =高阻抗“关闭”状态
8， - =不输入外部驱动
9.
↑
=低到高的转变
10.H ** =转到上拉电压的电平。
11. B * =预防应采取以确保B输入不浮动。如果他们这样做，他们都等于低电平状态。
功能表74F8966
输入
艾因
L
H
L
H
l
h
–
–
X
X
X
–
–
–
–
–
BN *
–
–
–
–
–
–
–
–
–
X
X
L
H
Bn
Bn
X
OEB0
H
H
H
H
H
H
H
H
H
L
X
L
L
L
L
X
OEB1
L
L
L
L
L
L
L
L
L
X
H
H
H
H
H
X
IAREQ
L
L
L
L
L
L
L
L
L
X
H
H
H
H
H
X
LS
H
H
L
L
L
L
L
L
L
X
H
H
H
↓*
↓*
X
OEA
L
L
L
L
L
L
H
H
L
X
X
H
H
H
H
L
LE
X
X
L
L
↑
↑
H
H
H
X
X
X
X
H
H
X
LATCH
状态
X
X
H
L
H
L
H
L
NC
X
X
X
X
Bn
Bn
X
An
输入
输入
输入
输入
输入
输入
L
H
输入
X
X
H
L
Z
Z
Z
输出
Bn
H**
L
H**
L
H**
L
H**
L
NC
H**
H**
输入
输入
Bn
Bn
X
IAMC
H**
H**
H**
H**
H**
H**
H**
H**
H**
H**
H**
H**
H**
L
H**
X
锁存Bn的数据空闲的仲裁请求
（预处理锁存器）
禁用输出
亿到一
一到Bn输出锁存并读
（预处理锁存器）
一到Bn保持
禁止Bn的输出
一到Bn锁存器和读
一到Bn透明锁存器
一到Bn绕过锁
经营模式
1990年12月19日
6
