飞利浦半导体FAST产品
产品speci fi cation
八进制锁存双向FUTUREBUS收发器
（三态+集电极开路）
功能表74F8961
输入
An
H
L
X
–
–
–
–
H
l
X
–
–
–
–
H
l
X
–
–
–
–
注意事项：
1. H =
2. L =
3. X =
4. – =
5. Z =
6. Q
n
=
7. (1) =
8. (2) =
9. H**=
10. B* =
BN *
X
X
X
–
H
L
–
X
X
X
H
L
H
L
X
X
X
H
L
H
L
LE
L
L
H
L
H
H
H
L
L
H
L
L
H
H
L
L
H
L
L
H
H
OEA
L
L
L
H
H
H
H
L
L
L
H
H
H
H
L
L
L
H
H
H
H
OEB
0
L
L
L
L
L
L
L
H
H
H
H
H
H
H
X
X
X
X
X
X
X
OEB
1
L
L
L
L
L
L
L
X
X
X
X
H
H
H
H
H
H
H
H
H
H
LATCH
状态
H
L
Qn
(1)
H (2)
H (2)
Qn
H
l
Qn
H
L
Qn
Qn
H
l
Qn
H
L
Qn
Qn
输出
An
Z
Z
Z
(1)
H
L
Qn
Z
Z
Z
H
L
H
L
Z
Z
Z
H
L
H
L
Bn
H**
L
Qn
(1)
Z(2)
Z(2)
Qn
Z
Z
Z
Z
Z
Z
Z
Z
Z
Z
Z
Z
Z
Z
B 3 -状态，数据从B到A
B和A 3态
B 3 -状态，数据从B到A
B和A 3态
锁存状态A和B
三态，数据锁存到B
反馈： A到B ， B到A
三态，数据从A到B
74F8960/74F8961
经营模式
从B预处理锁存使数据传输到
高电压电平
低电压电平
不在乎
不输入外部驱动
高阻抗状态（OFF）
先于低到高的过渡乐高或低电压电平1的设置时间。
条件会导致一个反馈回路的路径：从A到B和B到A
闩锁必须preconmditioned使得B输入可呈现高或低的水平，同时OEB0和OEB1是低和LE是高的。
进入上拉电压的电平。
预防应采取以确保B输入不浮动。如果他们这样做，他们都等于低电平状态。
1990年12月19日
6
