模拟输出
当V
SS
= -5V （双电源供电） ，输出扩增
费里可以摆动的电源轨至2.25V范围内，瓜拉尼
开球工作在-40° C至+ 85 °C温度范围。随着V
SS
= 0V （单电源供电），输出摆幅可至
地面上。需要注意的是，输出运算放大器的建立时间将
长，电压非常接近地面。此外，必须注意
采取测量时的零刻度误差V时
SS
= 0V.
由于输出电压不能低于地电平，则
输出电压可能不是最初的几个数字输入更改
码（000
H
, 001
H
, 002
H
等），如果输出放大器具有
负偏移。
输出放大器的行为可以是在一些关键
应用程序。在短路情况下（ DAC输出
接地短路） ，输出放大器可以吸收大量
更多的电流超过它所能来源。请参阅规格表
对于有关短路电流的更多细节。
参考输入
基准输入，V
REFL
和V
REFH
可以是任何电压
V之间
SS
+ 2.25V和V
DD
-2.25V前提是V
REFH
is
至少1.25V大于V
REFL
。的最小输出
每个DAC等于V
REFL
加一个小的失调电压
（基本上，该输出运算放大器的偏移）。最大
输出等于V
REFH
加上一个类似的偏移电压。记
即V
SS
（负电源）必须是
连接到地或必须在-4.75V到范围
-5.25V 。对V的电压
SS
设置中的多个偏置点
该转换器，若V
SS
是不是在这两个组态1
系统蒸发散，偏置值可能是错误的和正确的操作
该装置的不被保证。
目前进入V
REFH
输入取决于DAC输出
电压，并且可以从几个微安变化到内约
三方共同0.5毫安。在V
REFH
源将不被需要
吸收电流，唯一的来源吧。绕过参考
电压或电压至少有一个0.1uF的电容放置，
接近DAC7624 / 25包，强烈推荐。
数字接口
表I显示了DAC7624 / 25的基本控制逻辑。
请注意，每个内部寄存器级触发和不
边沿触发。当合适的信号为LOW时，
寄存器变得透明。当返回该信号
高，在所述寄存器中的数字字当前被锁存。
第一组寄存器（输入寄存器）被触发
通过A0，A1， R / W和CS输入。只有其中的一个
寄存器是透明的，在任何给定的时间。第二组
寄存器（ DAC寄存器）都是透明的，当LDAC
输入被拉低。
每个DAC都可以独立通过写更新
相应的输入寄存器，然后更新DAC
注册。另外，整个DAC寄存器组可
通过保持LDAC LOW-配置为始终透明
当输入寄存器是会发生的DAC更新
写的。
双缓冲体系结构主要是设计成使
每个DAC输入寄存器可以被写入随时再
所有DAC电压拉LDAC同时更新
低。它也允许DAC的输入寄存器被写入到
在任何点和DAC的电压是同步
经由连接到LDAC一个触发信号而改变。
A1
L
(1)
L
H
H
L
L
H
H
L
L
H
H
X
(3)
X
X
A0
L
H
L
H
L
H
L
H
L
H
L
H
X
X
X
读/写
L
L
L
L
L
L
L
L
H
H
H
H
X
X
X
CS
L
L
L
L
L
L
L
L
L
L
L
L
H
H
X
RESET
H
(2)
H
H
H
H
H
H
H
H
H
H
H
H
H
L
LDAC
L
L
L
L
H
H
H
H
H
H
H
H
L
H
X
选
输入
注册
A
B
C
D
A
B
C
D
A
B
C
D
无
无
所有
态的
选
输入
注册
透明
透明
透明
透明
透明
透明
透明
透明
READBACK
READBACK
READBACK
READBACK
（所有的闭锁）
（所有的闭锁）
RESET
(4)
态的
所有DAC
注册
透明
透明
透明
透明
LATCHED
LATCHED
LATCHED
LATCHED
LATCHED
LATCHED
LATCHED
LATCHED
透明
LATCHED
RESET
(4)
注： （ 1 ） L =逻辑低电平。 （2） ，H =逻辑高电平。 （ 3 ） X =无关。 （4） DAC7624复位至800
H
， DAC7625重置为000
H
。当RESET上升时，所有的寄存器
在他们锁定的状态下保持了复位值。
表一， DAC7624与DAC7625控制逻辑真值表。
DAC7624/7625
10
