DAC7574
SLAS375 - 2003年6月
www.ti.com
认得启动或
重复START
条件
产生应答
信号
认得STOP或
重复START
条件
P
SDA
最高位
地址
承认
信号从
Sr
读/写
SCL
S
or
Sr
启动或
重复START
条件
1
2
7
8
9
确认
1
2
3-8
9
确认
Sr
or
P
时钟线保持为低电平
中断被响应
STOP或
重复START
条件
图34.总线协议
DAC7574我
2
c更新序列
该DAC7574需要一个启动条件，有效的我
2
C类地址，一个控制字节，一个字节的最高位，和一个最低有效字节的
更新一次。在收到每一个字节后， DAC7574承认通过在高拉SDA线拉低
周期的单个时钟脉冲。一个有效的我
2
C类地址选择DAC7574 。控制字节设置操作
所选DAC7574的模式。一旦该操作模式被选择的控制字节， DAC7574期待一个
MSB字节，后跟一个LSB字节数据更新发生。 DAC7574上的下降沿执行更新
的确认如下所述最低有效字节信号。
控制字节需要不重新发送，直到在操作模式的改变是必需的。该控制字节的位
连续地确定更新的执行的类型。因此，对于第一次更新， DAC7574需要一个起动
条件下，一个有效的我
2
C类地址，一个控制字节，一个字节的MSB和LSB为字节。对于所有连续的更新，
DAC7574需要一个MSB字节和一低位字节，只要控制命令保持相同。
使用I
2
C高速模式（F
SCL
= 3.4兆赫） ，时钟，在3.4 MHz的运行，每12位DAC的更新比其他
第一次更新可以在18个时钟周期（ MSB字节来完成，应答信号，低位字节，承认
信号） ，在188.88 KSPS 。使用快速模式（F
SCL
= 400千赫） ，时钟频率为400 kHz的频率运行，最大DAC更新
率被限制为22.22 KSPS 。一旦接收到停止条件DAC7574释放我
2
C总线，并等待新的
启动条件。
地址字节
最高位
1
0
0
1
1
A1
A0
最低位
读/写
地址字节后接收来自主器件启动条件后的第一个字节。前五个
地址位（MSB ）在出厂时预设为10011地址的下两位是设备选择
位A1和A0 。在A1，A0地址输入可以连接到V
DD
或数字接地，或可积极地驱动
TTL / CMOS逻辑电平。该器件地址由这些引脚的状态上电顺序期间设置
该DAC7574 。最多4个装置（ DAC7574 ）仍然可以连接到相同的余
2
C总线。
14
