位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第189页 > COP8TAB5CMW8 > COP8TAB5CMW8 PDF资料 > COP8TAB5CMW8 PDF资料2第13页
COP8TAB5/TAC5
9.0引脚说明
L3多输入唤醒
（续）
10.0功能描述
该装置的结构是一种改性的哈佛架构
tecture 。与哈佛结构，程序存储器
（ROM）是分开的数据存储存储器（RAM） 。两
程序存储器和数据存储器有自己独立的
寻址空间有独立的地址总线。该架构设计师用手工
tecture ，但基于哈佛架构，许可证
从ROM存储器传输数据到RAM中。
10.1 CPU寄存器
CPU可以做一个8位的加法，减法，逻辑或移位
在一个指令的操作（叔
C
）的周期时间。
L2多输入唤醒（可选1.8V兼容输入）
L1多输入唤醒或ACCESS总线串行时钟（ OP-
tional 1.8V兼容输入）
L0多输入唤醒或ACCESS总线串行数据（ OP-
tional 1.8V兼容输入）
20091760
图6. I / O端口配置
20091761
图7. I / O端口配置 - 输出模式
20091762
图8. I / O端口配置 - 输入模式
13
www.national.com
