CAT521
由于数据传输是边沿触发干净的时钟跃迁
系统蒸发散是必要的，以避免错误地计时数据进
控制寄存器。标准CMOS和TTL逻辑系列
在这方面工作良好，则建议任何
使用面包板或设备机械开关
评估目的通过一个触发器或其它被抖
合适的去抖电路。
V
REF
V
REF
，销V的电压施加
REF
&V
REF
L,
将DAC的零到满量程输出范围在哪里
V
REF
L =零和V
REF
H =满量程。 V
REF
可以跨越
全电源电压范围或只是一小部分。在典型的
应用V
REF
&V
REF
L在整个连接
电源轨。当使用小于满电源
电压mindfull放置在V的限制
REF
H和
V
REF
在DC的参考部分L尺寸指定
电气特性。
就绪/忙
忙
当将数据保存到非易失性EEPROM存储器，所述
就绪/忙输出中（ RDY / BSY ）信号的开始和
持续的EEPROM擦除/写周期。在接收到
荷兰国际集团的命令来存储数据（ PROG变为高电平）， RDY /
BSY
变为低电平并保持低电平，直到节目
循环完成。在此期间， CAT521将
忽略出现在DI任何数据，没有数据会
输出上做的。
RDY / BSY内部相与低电压探测器
器电路监视V
DD.
如果V
DD
低于最低
需要EEPROM编程， RDY / BSY值
仍将维持高位之后的程序命令它指示
荷兰国际集团的故障，以在非易失性记录所需数据
内存。
数据输出
数据串行输出由CAT521 ， LSB在前，通过
数据输出（ DO ）引脚以下起始位的接收
与两个地址位的数据输入（DI ） 。 DO
变得活跃，每当CS变为高电平，简历
图1.写入内存
to
1
2
3
4
5
6
7
8
9
10
11
12
N
N+1 N+2
先进的信息
其高阻抗三态模式时， CS返回低电平。
三态DO引脚允许多个521S分享
单一的串行数据线，简化了多个接口
521S到微处理器。
写存储器
编程CAT521的EEPROM存储器中处于激活
通过控制信号complished ：片选
（CS）和程序（PROG） 。在CS为高电平，起始位
接着是2位DAC地址和8位数据是
移入通过DI引脚的DAC控制寄存器。数据
进入在时钟的上升沿。 DAC输出
以下改变其上的时钟周期新设置
D7，最后一个数据位。
编程是通过使PROG高完成
后的某个起始位和至少150毫微秒之前
在时钟周期的上升沿紧跟在
D7位。在D7后两个时钟周期bit DAC控制
登记将准备接受下一组地址
和数据比特。时钟必须保持运行吞吐量
从编程周期。内部控制电路
把生成的关心和大力推动的编程
明电压为数据传送到EEPROM单元。该
CAT521的EEPROM存储单元忍了
百万个写周期，并将保留的最小数据
100年而不被刷新。
读数据
每次数据被传输到DAC控制
注册通过D0脚移出目前掌握的数据，
因此，在每一个数据交易的读周期发生。注意，
然而，在阅读过程是破坏性的。数据
必须从该寄存器中顺序删除被读取。
图2描述了一个只读循环，其中没有改变
发生在DAC的输出。此功能允许
Δps值
to
调查DAC，用于其当前的设置，而不会干扰
输出电压，但是它假定该设置被读
也被存储在EEPROM中，以便它可以在被还原
读周期的结束。在图2 CS前返回低电平
13
th
时钟周期完成。在这样做的EEPROM中的
图2.从内存中读取
to
1
2
3
4
5
6
7
8
9
10
11
12
CS
新的DAC数据
DI
1
A0
A1
D0
D1
D2
D3
D4
D5
D6
D7
CS
DI
1
A0
A1
电流DAC数据
电流DAC数据
DO
D0
D1
D2
D3
D4
D5
D6
D7
DO
D0
D1
D2
D3
D4
D5
D6
D7
PROG
PROG
RDY / BSY
RDY / BSY
DAC
产量
当前
DAC值
非挥发
新
DAC值
挥发物
新
DAC值
非挥发
DAC
产量
当前
DAC值
非挥发
6
