PHLIPS半导体
产品speci fi cation
CMOS单芯片8位微控制器
80C652/83C652
AC电气特性
1, 2
（ 24兆赫型）
24MHz的时钟
符号
1/t
CLCL
t
LHLL
t
AVLL
t
LLAX
t
LLIV
t
LLPL
t
PLPH
t
PLIV
t
PXIX
t
PXIZ
t
特拉维夫
t
PLAZ
数据存储器
t
RLRH
t
WLWH
t
RLDV
t
RHDX
t
RHDZ
t
LLDV
t
AVDV
t
LLWL
t
AVWL
t
QVWX
t
DW
t
WHQX
t
RLAZ
t
WHLH
移位寄存器
t
XLXL
t
QVXH
t
XHQX
t
XHDX
t
XHDV
外部时钟
t
CHCX
t
CLCX
t
CLCH
t
CHCl 3
6
6
6
6
高时间
3
低电平时间
3
上升时间
3
下降时间
3
17
17
5
5
17
17
t
CLCL -
t
CLCX
t
CLCL -
t
CHCX
5
5
ns
ns
ns
ns
5
5
5
5
5
串口时钟周期时间
3
输出数据建立到时钟上升沿
3
之后，时钟上升沿输出数据保持
3
输入数据保持时钟上升沿后
3
时钟上升沿到输入数据有效
3
0.5
283
23
0
283
12t
CLCL
10t
CLCL
–133
2t
CLCL
–60
0
10t
CLCL
–133
s
ns
ns
ns
ns
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
RD脉冲宽度
WR脉冲宽度
RD低到有效数据
RD后的数据保持
RD后的数据FL燕麦
ALE低到有效数据中
地址中的有效数据
ALE低到RD或WR低
地址有效到WR低或RD低
数据有效到WR过渡
WR之前的数据建立时间
WR后数据保持
RD低到地址浮
RD和WR高到ALE高
17
75
92
12
162
17
0
67
t
CLCL
–25
0
55
180
210
175
3t
CLCL
–50
4t
CLCL
–75
t
CLCL
–30
7t
CLCL
–130
t
CLCL
–25
0
t
CLCL
+25
150
150
118
0
2t
CLCL
–28
8t
CLCL
–150
9t
CLCL
–165
3t
CLCL
+50
6t
CLCL
–100
6t
CLCL
–100
5t
CLCL
–90
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
科幻gure
2
2
2
2
2
2
2
2
2
2
2
2
参数
振荡器频率
ALE脉冲宽度
地址有效到ALE低
地址保持ALE低后
ALE低到有效指令
ALE低到PSEN低
PSEN脉冲宽度
PSEN低到有效指令
PSEN后输入指令保持
PSEN后输入指令FL燕麦
地址在有效指令
PSEN低到地址浮
0
17
128
10
17
80
65
0
t
CLCL
–25
5t
CLCL
–80
10
43
17
17
102
t
CLCL
–25
3t
CLCL
–45
3t
CLCL
–60
民
最大
可变时钟
民
3.5
2t
CLCL
–40
t
CLCL
–25
t
CLCL
–25
4t
CLCL
–65
最大
24
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
1.参数是有效的工作温度范围内，除非另有规定。
2.负载电容端口0 ， ALE ， PSEN和= 100pF电容，负载电容为所有其它输出= 80pF 。
3.这些值的特点，但不是100 ％生产测试。
1997年12月5日
13
