串行接口说明
法师：
产生串行时钟的装置。
从站：
由于串行时钟引脚（ SCK ）始终是一个
输入时， AT25080 / 160 /六百四十分之三百二十总是作为
奴隶。
发射机/接收机：
该AT25080 / 160 /六百四十○分之三百二十零
有独立的引脚指定用于数据传输（ SO ）
和接收（SI）。
MSB ：
最高有效位（MSB ）是第一个比特反
mitted和接收。
SERIAL OP -CODE ：
该设备后，选择与CS
变低，第一个字节将被接收。该字节包含
将被执行的操作码定义的操作。
无效OP -CODE ：
如果接收到一个无效的操作代码，无
数据将被移入AT25080 / 160 /六百四十○分之三百二十〇 ，并且
串行输出引脚（SO ）将保持在高阻抗状态
直到CS的下降沿再次检测。这将reini-
tialize串行通信。
片选：
该AT25080 / 160 /六百四十○分之三百二十零选择
当CS引脚为低电平。当该装置没有被选中，
数据将不被通过SI引脚，串行输出受理
放引脚（SO ）将保持在高阻抗状态。
HOLD ：
HOLD引脚用于与CS一起
引脚选择AT25080 /三百二十〇分之一百六/ 640当该装置是
选择串行序列正在进行中， HOLD可以
用于暂停与主机的串行通信
设备，而无需复位串行序列。暂停时，
HOLD引脚必须被拉低，同时在SCK引脚为低电平。对
恢复串行通信， HOLD引脚被带到
高，而在SCK引脚为低电平时（ SCK仍然可以切换
HOLD） 。输入到SI引脚，而SO引脚被忽略
处于高阻抗状态。
写保护：
写保护引脚（ WP ）将允许
当持有正常的读/写操作的高。当
WP引脚被拉低，并WPEN位为“ 1 ” ，所有的写操作
系统蒸发散状态寄存器被禁止。 WP变低
而CS仍然偏低将中断在写状态寄存器
之三。如果内部写周期已经开始， WP
变低会对任何写操作的任何影响
状态寄存器。 WP引脚功能被阻断时，
在状态寄存器WPEN位是"0".这将允许
用户能够在同一个系统中安装AT25080 / 160 /六百四十分之三百二十
WP引脚连接到地，仍然能够写入
状态寄存器。所有的WP引脚功能启用时，
WPEN位被设置为“1”。
SPI串行接口
6
AT25080/160/320/640
