位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第317页 > AT17N256-10PC > AT17N256-10PC PDF资料 > AT17N256-10PC PDF资料1第6页
FPGA串行大师
模式概述
任何基于SRAM的FPGA的I / O和逻辑功能由组态成立
化程序。程序被加载或者上电时自动地，或者在
命令，取决于FPGA的模式引脚的状态。在主控模式下， FPGA
自动加载来自外部存储器的配置方案。该AT17N
串行EEPROM配置已被设计为与主兼容性
串行模式。
本文讨论了爱特梅尔AT17N系列主串行模式配置
配置存储器，引脚采用Spartan -II的Spartan- IIE和Spartan XL兼容
OTP PROM中。
控制
CON组fi guration
FPGA器件和AT17N串行EEPROM之间的连接最简单
和不言自明的。
在AT17N系列配置器的数据输出驱动器的FPGA器件的DIN 。
主FPGA CCLK输出驱动AT17N系列的CLK输入
配置器。
SER_EN必须连接到V
CC
（ ISP期间除外） 。
在CE和OE /复位是由FPGA驱动，使输出数据缓冲区
EEPROM 。
编程模式
在编程模式中，通过使SER_EN低输入。在这种模式下，芯片可以
由两线串行总线进行编程。编程完成在V
CC
供应
只。在芯片内部产生编程超电压。
该AT17N系列配置器进入低功耗待机模式，只要是CE
置高。在这种模式下， AT17N256配置器功耗小于50微安的
电流在3.3V （ 100 μA为AT17N512 / 010和200 μA的AT17N002 / 040 ） 。
待机模式
6
AT17N256/512/010/002/040
3020A–CNFG–04/10/03
