位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1011页 > AT17LV256-10SI > AT17LV256-10SI PDF资料 > AT17LV256-10SI PDF资料3第4页
FPGA主串行模式总结
FPGA和各自关联的I / O和逻辑功能
ated互连通过建立配置
程序。该程序被加载或者自动根据
电时，或者在命令，视的状态
3 FPGA的模式引脚。在主控模式下，FPGA自动
matically从外部加载配置程序
内存。串行EEPROM配置已
设计用于与主串行模式的兼容性。
配置完成后，所有的地址计数器后
如果复位信号驱动器的级联配置器被复位
在RESET / OE每个配置活动。
如果地址计数器不被后完井复位
化，那么RESET / OE输入可以接地。为
详情请参考AT17C系列编程
铭指南。
编程模式
在编程模式中，通过使SER_EN输入
低。在这种模式下，芯片可以由2-编程
线接口。编程完成在V
CC
供应
只。编程超电压内部产生
芯片。见编程规范Atmel的CON-
成形的回忆应用笔记的进一步信息
化。该AT17C系列的部分是读/写在5V标称。
该AT17LV份是读/写在3.0V标称。
级联串行配置
EEPROM的
（ AT17C / LV128和AT17C / LV256 ）
对于配置为菊花链多个FPGA ，或为
未来的FPGA需要更大的配置存储器，磁带式
caded配置器提供了额外的内存（ 17C /
LV128和17C / LV256只） 。
后从所述第一配置的最后一位被读出时，下一个
时钟信号到配置断言其CEO输出低
并禁止其数据线。第二个配置recog-
nizes低层次上的CE输入，使得其数据
输出。
图1 。
条件1连接
AT17C / LVxxx复位极性
该AT17C / LVXXX让用户选择复位极性
因为无论是RESET / OE或RESET / OE 。
待机模式
该AT17C / LVXXX进入低功耗待机模式
每当CE为高电平。在这种模式下， CONFIGURA-
器消耗的电流小于1.0毫安。输出
保持在高阻抗状态，而不管该状态的
的OE输入。
工作条件
AT17CXXX
符号
描述
广告
V
CC
产业
军事
电源电压相对于GND
-0 ° C至+ 70°C
电源电压相对于GND
-40 ° C至+ 85°C °
电源电压相对于GND
-55 ° C至+ 125°C
最小/最大
4.75/5.25
4.5/5.5
4.5/5.5
AT17LVXXX
最小/最大
3.0/3.6
3.0/3.6
3.0/3.6
单位
V
V
V
4
AT17系列
