UCC2882/-1
UCC3882/-1
引脚说明（续）
GATELO ：
该输出提供一个低阻抗图腾
极驱动器来驱动低端外部同步
MOSFET。这个引脚和栅极之间串联一个电阻
外部MOSFET的建议，以防止门
驱动振铃和过冲。良好的布局技巧
应该用来防止GATELO振铃更多
比下面PGND 0.3V 。该VDRVLO引脚提供
电源GATELO 。 UVLO期间GATELO被禁用
条件。对于只有3882分之2882 ， GATELO也显示
当指令电压进行编程BE-体健
吐温1.3和1.75V时，或在D0 D4的销都
逻辑水平高，说明没有处理器存在。
GND ：
该设备的参考地。所有电压，用
异常的门电压，测量与
对于GND 。对VIN ， VREF ， VSNS旁路电容器
和命令应该是直接连接到
地平面附近的GND 。
IS-IS ：
该引脚为反相输入端的电流检测
放大器和连接到所述平均的低侧
电流检测电阻。
IS + ：
该引脚为同相输入到电流
读出放大器和被连接到所述的高侧
平均电流检测电阻。
ISOUT ：
该引脚的电流检测输出扩增
费里。该引脚上的电压等于两端的电压
检测电阻乘以16和偏置了由
指令电压。该电压被用于平均
电流模式控制和电流限制。
地线：
该引脚提供了一个专用的接地的输出
把栅极驱动器。 GND和PGND引脚应
外部连接采用短PCB板走线或
平面。脱钩VDRVHI和VDRVLO和PGND
低ESR电容至少0.1μF的。
PWRGD ：
该引脚为开漏输出，驱动
低复位微处理器时VSNS上述上升
或低于其标称值的9％ 。导通电阻
漏极开路的开关将不超过470Ω以上。
此输出应拉至逻辑电平电压
并应被编程以吸收1mA以下。
RT ：
该引脚用于CT编程的内部
脉宽调制振荡器频率。它也被用于编程
外部MOSFET的导通之间的延迟时间和
关闭时间，从而消除交叉传导
这些MOSFET的。请参见应用部分的亲
编程振荡器和用于控制交叉传导
化。
VDRVHI ：
该引脚供电的高侧输出
驱动程序， GATEHI 。连接VDRVHI到18V或更低
源，电源转换12VDC降低
电压，并以12V电源用于为功率支持系统
层数转换5VDC 。该引脚应旁路二
接连到PGND使用低ESR电容。
VDRVLO ：
该引脚提供电源的低压侧输出
驱动程序， GATELO 。 VDRVLO通常连接到一个12V的
源，但也可以连接到5V电源，用于驱动
逻辑电平MOSFET 。该引脚应旁路二
接连到PGND使用低ESR电容。
VIN ：
该引脚提供电源的芯片。连接到VIN
一个稳定的电压源，其至少10.8V以上GND。
该GATEHI ， GATELO和PWRGD输出将举行
为低电平，直到VCC超过上欠压锁定
门槛。该引脚应直接旁路到GND 。
VFB ：
该引脚为反相输入端的误差放大器。
这个输入通过反馈连接至COMP
通过一个电阻网络和电源输出
器或分压器网络。
VREF ：
该引脚提供一个准确的5V参考，
内部短路电流限制。 VREF权力
D / A转换，并提供一个阈值电压为
在UVLO比较器。为了获得最佳的参考稳定性，逐
通过VREF直接到GND的低ESR ，低ESL钙
pacitor至少0.01μF的。
VSNS ：
该引脚被连接到系统的输出电压
年龄通过一个低通的R- C滤波器。当在电压
VSNS上升到高于或低于所述命令电压
9％ ， PWRGD输出变为低电平复位MI-
croprocessor 。当VSNS的电压高于上升
指令电压17.5 ％时， OVP比较
禁止GATEHI输出和使GATELO
输出，迫使0％的占空比的电源。这
销也可用于由折返电流限制电路
以指示当输出电压一直短税务局局长
cuited 。 VSNS应该很好地分离到IC
用一个电容到GND。在OV和UV比较'
滞后通常为20mV ，需要良好的布局和滤波器
tering技术，以确保噪音和地面反弹
不小心绊倒的OV和UV比较。这是
建议的RC滤波器设定为约
飞秒/ 10被用来从系统中输出过滤噪声，
其中Fs是振荡器频率。
本站由ICminer.com电子图书馆服务版权所有2003
5
