AD5382
t
0
REG0 ， REG1 ， A4..A0
t
1
t
4
CS
t
5
t
2
t
9
WR
t
3
t
6
t
7
t
8
t
15
DB13..DB0
t
10
t
11
忙
t
12
LDAC
1
V
OUT1
LDAC
2
t
13
t
18
t
14
t
16
t
13
t
18
V
OUT2
CLR
t
17
t
19
t
20
1
LDAC ACTIVE在繁忙
2
LDAC后繁忙的主动
03731-0-008
V
OUT
图7.并行接口时序图
第0版|第12页40
