AD5304/AD5314/AD5324
BIT15
（MSB）
A1
A0
PD LDAC
D7
D6
D5
D4 D3
D2
D1
D0
X
X
X
BIT0
（ LSB ）
X
数据位
图29. AD5304的输入移位寄存器的内容
BIT15
（MSB）
A1
A0
PD LDAC
D9
D8
D7
D6 D5
D4
D3
D2
D1
D0
X
BIT0
（ LSB ）
X
数据位
图30. AD5314的输入移位寄存器的内容
BIT15
（MSB）
A1
A0
PD LDAC
D11 D10 D9
D8 D7
D6
D5
D4
D3
D2
D1
BIT0
（ LSB ）
D0
数据位
图31. AD5324的输入移位寄存器的内容
地址和控制位
低功耗串行接口
PD ：
0 ：所有四个DAC进入掉电模式消耗
仅200 nA的@ 5 V的DAC输出输入高
阻抗状态。
1 ：正常运行。
LDAC ：
0 ：所有4个DAC寄存器，因此所有DAC输出
同时更新在所述写入完成
序列。
1 ：寻址的输入寄存器只能更新。有
在DAC的内容没有变化寄存器。
在AD5324采用全12位的DAC数据显示， AD5314用途
10位而忽略了2位。在AD5304采用8位
而忽略最后四位。数据格式为标准二进制，
对应于0 V输出和所有的人全部为零corre-
应的满量程输出（V
REF
-1 LSB ） 。
该
SYNC
输入是电平触发的输入，它作为一帧
同步信号和芯片使能。数据只能传输
ferred入装置，同时
SYNC
是低的。开始串行数据
转让，
SYNC
应采取低，观察最小
SYNC
到SCLK有效边沿设置时间t
4
。后
SYNC
变为低电平时，
串行数据会被转移到该设备的输入移位寄存器
SCLK的下降沿为16个时钟脉冲。任何数据和
SCLK的第十六下降沿后的时钟脉冲会
被忽略，因为在SCLK和DIN输入缓冲器供电
下来。也不会发生进一步的串行数据传输，直到
SYNC
is
再次采取高和低。
SYNC
可以第十六的下降沿之后的高取
SCLK脉冲，观察最低SCLK下降沿
SYNC
上升沿时间t
7
.
串行数据传送结束后，数据会自动
从所述输入移位寄存器传送到的输入寄存器
所选择的DAC 。如果
SYNC
被拉高第十六前
SCLK下降沿的边沿，数据传输将被中止，
DAC输入寄存器将不会被更新。
当数据已经被转移到3的DAC输入的
寄存器，所有DAC寄存器和所有DAC输出可simulta-
neously通过设置进行更新
LDAC
写入时低
剩下的DAC输入寄存器。
更进一步地，所述减小装置的电力消耗
充分时，该设备正在被写入的接口只接通电源
向，即，在下降沿
同步。
只要在16位的控制
字已被写入到所述部分，则SCLK和DIN输入
缓冲区被断电。他们只电源，然后再下
的下降沿
同步。
双缓冲接口。
在AD5304 / AD5314 / AD5324 DAC的所有都双缓冲
由寄存器输入寄存器两家银行的接口
和DAC寄存器。输入寄存器直接连接到
输入移位寄存器和所述数字代码传送到
在一个有效的写序列完成相关的输入寄存器。
DAC寄存器包含由电阻中的数字码
符串。
进入DAC寄存器由控制
LDAC
位。当
该
LDAC
置为高电平时，DAC寄存器锁存，因此
输入寄存器可以改变状态，而不会影响内容
DAC寄存器中。然而，当
LDAC
位被设置为低，
所有DAC寄存器后，一个完整的写序列更新。
如果用户需要的所有DAC同步更新，这是很有用
输出。用户可以写三种输入寄存器则
vidually然后，通过设置
LDAC
写的时候有点低
剩余的DAC输入寄存器，输出全部更新
同时。
这些部件包括一个额外的功能，从而使DAC寄存器
不会更新，除非它的输入寄存器以来已经更新
最后一次
LDAC
被拉低。通常情况下，当
LDAC
被拉低时，DAC寄存器连接LLED与内容
输入寄存器。在AD5304 / AD5314 / AD5324的情况下，
该部分将只更新DAC寄存器，如果输入寄存器
自从上次DAC寄存器是已被改变
更新的，因而消除了不必要的数字串扰。
掉电模式
的AD5304 / AD5314 / AD5324具有低功耗，
功耗仅为1.5毫瓦有3 V电源供电， 3毫瓦采用5 V
供应量。功耗可进一步降低当
DAC的未使用通过把它们进入掉电模式，
的选择由控制字的上13位（PD）的一个零。
–10–
版本B
