AD5332/AD5333/AD5342/AD5343
电阻串
并行接口
电阻串截面示于图29中它是一个简单的
电阻串中，每个值R的数字代码加载到
DAC寄存器决定在什么节点上的字符串
电压被分出到被送入输出放大器器。该
电压是通过关闭连接所述开关之一分出
字符串的扩增fi er 。因为它是一串电阻，它
保证单调性。
V
REF
R
的AD5332 ， AD5333 ，和AD5342加载它们的数据作为一个单独的
8-， 10-，或12位的字，而AD5343负荷数据作为低
的8比特字节和含有4位的高位字节。
双缓冲接口。
在AD5332 / AD5333 / AD5342 / AD5343的DAC都具有双
缓冲接口包括一个输入寄存器和DAC的
注册。 DAC数据， BUF和增益输入端被写入到
下的片选（ CS ）控制输入寄存器和写
（WR） 。
进入DAC寄存器由控制
LDAC
功能。
当
LDAC
为高电平时， DAC寄存器锁存，并在输入
寄存器可以改变状态，而不会影响的内容
DAC寄存器。然而，当
LDAC
被拉低时，DAC
寄存器变为透明和输入的内容
寄存器被转移到它。增益和缓冲控制信号
也是双缓冲，并且只有当更新
LDAC
is
采取低。
如果用户需要所有的同时更新，这是非常有用
DAC和外围设备。用户可以写两个输入寄存器
个别地，然后逐张，通过脉冲
LDAC
投入低，无论是
输出将同步更新。
双缓冲也是有用的，其中DAC数据加载中
两个字节，如AD5343 ，因为它允许在整个数据
字更新DAC寄存器之前进行组装并行。
这可以防止如果DAC可能发生的杂散输出
寄存器进行更新，只有高位或低位。
这些部件包括一个额外的功能，从而使DAC寄存器
不会更新，除非它的输入寄存器以来已经更新
最后一次
LDAC
被拉低。通常情况下，当
LDAC
是带来了低时，DAC寄存器填充有
的输入寄存器的内容。在AD5332的情况下， /
AD5333 / AD5342 / AD5343 ，该部分将只更新DAC
如果注册输入寄存器已经在上次修改
时间DAC寄存器被更新。这消除了不必要的
串扰。
清除输入（ CLR ）
R
输出
扩音器
R
R
R
图29.电阻串
DAC的基准输入
这些DAC操作与外部参考。在AD5332 ，
AD5333 ， AD5342和为每个单独的基准输入
的DAC ，而AD5343具有两个单参考输入
数模转换器。在AD5333和AD5342可在基准输入
被配置为缓冲的或无缓冲。基准输入
在AD5332和AD5343是无缓冲。该缓冲/
缓冲选项由BUF引脚控制。
在缓冲模式下（ BUF = 1 ），电流从一个外部绘制
纳尔参考电压几乎是零，因为阻抗是在
至少10 MΩ 。基准电压输入范围为1 V到V
DD
.
在缓冲模式（ BUF = 0 ） ，用户可以有一个参考
电压低至0.25 V和高达V
DD
由于没有
由于限制净空参考，并footroom扩增
费里。阻抗仍较大，在通常180 kΩ的0 -V
REF
模式和90 kΩ的为0-2 V
REF
模式。
如果使用外部缓冲基准（例如， REF192 ）有
没有必要使用片上缓冲器。
输出放大器器
CLR
是低电平有效，异步清楚，重置输入端和
DAC寄存器。
片选输入（ CS ）
CS
是低电平有效的输入，用于选择该设备。
写输入（ WR ）
输出缓冲放大器能够产生输出电压
年龄内任一供电轨的1毫伏。其实际范围取决于
V
REF
，增益，在V负载
OUT
和偏移误差。
如果被选择的1的增益（增益= 0）时，输出范围为0.001 V
到V
REF
.
如果被选择为2的增益（增益= 1 ），对AD5333和AD5342
输出范围为0.001 V至2 V
REF
.
输出放大器器能够驱动2 kΩ的负载来的
GND或V
DD
在与500 pF的平行GND或V
DD
。该
输出放大器器的源和汇的功能可以看出，
在图15中。
压摆率为0.7 V / μs的一个半标度稳定时间
±0.5
最低位
（在8位）6-
s
与输出卸载。参见图20 。
WR
是低电平有效的输入，其控制数据写入到
装置。数据被锁存到输入寄存器的上升沿
of
WR 。
加载DAC输入（ LDAC ）
LDAC
将数据从输入寄存器到DAC寄存器
（因此更新输出）。利用
LDAC
功能使
DAC数据，增益和BUF的双缓冲。有
两
LDAC
模式：
同步模式：
在这种模式下， DAC寄存器被更新
之后新的数据上的上升沿读取
WR
输入。
LDAC
可以永久接为低电平或脉冲的，如图1 。
异步模式：
在这种模式下，输出不更新
在该输入寄存器被写入到相同的时间。当
LDAC
变低DAC寄存器与的内容更新
输入寄存器。
第0版
–14–
