AD5301/AD5311/AD5321
串行接口
2线串行总线
的AD5301 / AD5311 / AD5321通过I控制
2
C-
兼容的串行总线。这些DAC连接到此总线
从设备（无时钟由AD5301 / AD5311产生/
AD5321 DAC）的。
在AD5301 / AD5311 / AD5321具有7位从机地址。在
情况下， 6引脚器件， 6个最高位是000110 ，而LSB
由A0引脚的状态来确定。在8脚的情况下
装置中， 5个MSB是00011和2个LSB确定
由A0和A1引脚的状态。 A1和A0允许用户
使用多达四个这些DAC的一个总线上。
2线串行总线协议操作如下：
1.主通过建立START启动数据传输
条件，这是当一个高的SDA低电平的转换
发生当SCL为高电平。下面的一个字节是AD-
礼服字节，由7位从机地址的
由R / W位（该位决定数据是否被读取
从或写入从属装置） 。
的从站，其地址对应于所发送的
地址做出响应，在拉SDA线拉低
第九个时钟脉冲（这被称为应答位） 。在
这个阶段，总线上的其他设备保持空闲状态，而
所选的装置等待数据被写入或读出其
串行寄存器。如果R / W位为高时，主机会读取
从机。然而，如果R / W位为低时，
师傅会写从器件。
2.数据通过串行总线的九个序列传输
时钟脉冲（跟随一个应答八个数据位
位）。必须发生在SDA线上的过渡期间，
SCL和低期间的高电平期间保持稳定
的SCL 。
3.当所有数据位被读或写，一个停止条件
化由主确定。 STOP条件是DE-
罚款作为SDA线，同时SCL由低到高的转变
高。在写模式下，主会拉SDA线
在第10个时钟脉冲高建立一个STOP条件
化。在读取模式下，主机会发出不应答
在第9个时钟脉冲（即SDA线保持高电平） 。该
然后主人会在第10个时钟提起SDA线低
脉冲再高在第10个时钟脉冲建立
停止条件。
在AD5301 / AD5311 / AD5321的情况下，在写操作
包含2个字节，而在读操作可以包含一个或
两个字节。参见图24至29下面的图形的解释
化的串行接口。
重复的写入功能为用户提供了灵活性以更新
仅寻址部分后的DAC输出的次数
一次。的两个数据字节在写入周期中，每个多
将更新DAC输出。例如，经过DAC具有
承认它的地址字节，而接收两个数据字节，
这两个数据字节后， DAC输出就会更新，如果另外两
数据字节被写入到DAC ，而它仍然被寻址的
从属设备，这些数据字节也将导致一个输出更新。
DAC的重复读出的也是不允许的。
输入移位寄存器
输入移位寄存器为16位宽。图23示出了
输入移位寄存器的内容对各个部件。数据加载
入设备为串行的控制下一个16位的字
时钟输入， SCL 。这一操作的时序图是
在如图1所示的16位字组成的4个控制位
其次是8,10或12位的数据，这取决于器件
型。 MSB （第15位）先加载。第2位是“无关
问津。 “接下来的两个是控制的模式控制位
所述装置（正常模式的操作或3中的任一项
省电模式） 。看到一个掉电模式部分
完整描述。其余位是左对齐DAC
数据位，从MSB开始，并与LSB的结尾。
DB0 （ LSB ）
DB15 （MSB）
X
X
PD1 PD0
D7
D6
D5
D4
D3
D2
D1
D0
X
X
X
X
数据位
图23A 。 AD5301的输入移位寄存器的内容
DB15 （MSB）
X
X
PD1 PD0
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
DB0 （ LSB ）
X
X
数据位
图23B 。 AD5311的输入移位寄存器的内容
DB15 （MSB）
X
X
PD1 PD0 D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
DB0 （ LSB ）
D1
D0
数据位
图23C 。 AD5321的输入移位寄存器的内容
–10–
第0版
