AD5332/AD5333/AD5342/AD5343
AD5333功能框图
V
REF
A
V
DD
收益
1
24
DB
9
23
DB
8
22
DB
7
AD5333引脚配置
AD5333
POWER- ON
RESET
BUF
收益
DB
9
.
.
.
DB
0
CS
WR
A0
输入
注册
DAC
注册
10-BIT
DAC
卜FF器
V
OUT
A
BUF
2
V
REF
B
3
V
REF
A
4
V
OUT
A
5
V
OUT
B
6
CS
8
10-BIT
21
DB
6
20
DB
5
顶视图
19
DB
4
（不按比例）
18
DB
GND
7
3
17
DB
2
16
DB
1
15
DB
0
14
V
DD
13
PD
AD5333
之间
脸
逻辑
输入
注册
DAC
注册
RESET
10-BIT
DAC
卜FF器
V
OUT
B
WR
9
A0
10
CLR
11
LDAC
12
CLR
LDAC
掉电
逻辑
V
REF
B
PD
GND
AD5333引脚功能描述
针
号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15–24
助记符
收益
BUF
V
REF
B
V
REF
A
V
OUT
A
V
OUT
B
GND
CS
WR
A0
CLR
LDAC
PD
V
DD
DB
0
-DB
9
功能
增益控制引脚。这种控制输出范围从DAC是否为0 -V
REF
或0-2 V
REF
.
缓冲控制引脚。该管脚控制参考输入到DAC是否经缓冲的或未缓冲的。
参考输入DAC B.
参考输入DAC A.
DAC A的输出缓冲输出具有轨到轨工作。
DAC B的输出缓冲输出具有轨到轨工作。
接地参考点在零件上的所有电路。
低电平有效片选输入。这是用于与
WR
将数据写入到并行接口。
低电平有效写输入。这是用于与
CS
将数据写入到并行接口。
地址引脚用于DAC A和DAC B之间选择
异步低电平有效的控制输入端，清除所有输入寄存器和DAC寄存器为零。
低有效控制输入用于更新DAC寄存器的输入寄存器的内容。这
允许所有DAC输出可以同时更新。
掉电引脚。此低电平有效控制引脚使所有DAC进入掉电模式。
电源引脚。这些部件可以从2.5 V至5.5 V的电源应使用去耦
10 μF电容与一个0.1μF的电容到GND并联。
10并行数据输入。 DB
9
是这些10位的MSB。
–6–
第0版
