AD5253/AD5254
I
2
C兼容2线串行总线
1
SCL
SDA
0
1
0
1
X
1 AD1 AD0 R / W
ACK 。 BY
AD525x
X
X
X
X
X
X
X
D7 D6
ACK 。 BY
AD525x
D5
D4
D3
D2
D1
D0
ACK 。 BY
AD525x
停止
主
9
1
9
1
9
首先，
主
第1帧
从机地址字节
第2帧
指令字节
第1帧
数据字节
图33.一般我
2
C编写模式
1
SCL
SDA
0
1
0
1
1
AD1 AD0 R / W
ACK.BY
AD525x
STARTBY
主
FRAME1
从机地址字节
第2帧
RDAC寄存器
D7
D6
D5
D4
D3
D2
D1
D0
03824-0-014
9
1
9
NO ACK.BY
主
停止
主
图34.一般我
2
C读取模式
在AD5253 / AD5254的第一个字节是从机地址字节
（参见图24和图25）。它有一个7位从机地址和
R / W位。 5 MSB的从机地址是01011 ，而
以下的2个LSB被AD1的状态来确定，并
AD0引脚。 AD1和AD0允许用户将多达四个
在一条总线上AD5253 / AD5254s 。 2线我
2
C串行总线
协议的操作如下：
AD5253 / AD5254可以经由I被控制
2
C兼容型串行
总线，并且被连接到该总线从设备。 2线
I
2
C串行总线协议如下（见图33和图34） ：
1.
主通过建立开始启动数据传输
条件，使得SDA从高电平变为低电平，同时SCL
为高（图33）。下面的字节是从机地址
字节，它由从机地址的最高位5的定义
为01011.接下来的两位是AD1和AD0 ，我
2
I2C器件
地址位。根据他们的AD1的状态和
AD0位， 4 AD5253 / AD5254s可以在被寻址的
同一总线上。最后LSB时，R / W位，判断是否
数据被读出或写入到从设备。
的从站，其地址对应于所发送的
地址做出响应，在拉SDA线拉低
第九个时钟脉冲（这就是所谓的应答位） 。在这
现阶段，在总线上的其他设备保持空闲状态，而
所选的装置等待数据被写入或读出
其串行寄存器。
2.
在写模式（恢复EEMEM到时除外
RDAC寄存器）中，有一个指令字节后面的
从机地址字节。指令字节的最高位标记
CMD / REG 。 MSB = 1启用CMD ，命令
指令字节; MSB = 0启用通用寄存器写入。
第三个MSB的指令字节，标记EE / RDAC ，是
只有当MSB = 0真或一般书写模式。 EE
使EEMEM寄存器REG使RDAC
第0版|第19页28
注册。 5 LSB ，A4到A0 ，设计的地址
EEMEM和RDAC寄存器;参见图27和图28 。
当MSB = 1时，或在CMD模式时，在四个位
以下的MSB是C 3至C 1 ，其对应于12
预定义的EEMEM控制和快速的命令;那里
还有四个厂保留的命令。 3 LSB -A2 ，
A1和A0 -是4通道的RDAC地址（见
图31）。确认指令字节后，
在写入模式下的最后一个字节是数据字节。数据
通过串行总线以9个时钟序列传输
脉冲（ 8个数据位跟随一个应答位） 。该
必须发生在SDA线上的过渡期间低
SCL和期间的高电平期间保持稳定
SCL（图33）。
3.
在当前的读取模式下， RDAC0数据立即字节
下面从机地址字节的确认。后
的确认， RDAC1如下，然后RDAC2等
上（也就是在写入模式下，其中最后一个细微的差别
表示RDAC3数据8个数据位之后是
无应答位） 。类似地，在SDA的过渡
必须发生线在SCL为低电平周期，并保持
在SCL为高电平期间稳定（见图34） 。
另一种读法，随机读取方法，如图
在图30中。
当所有数据位被读或写，一个停止
条件是由主确定。 STOP条件是
德网络定义为SDA线上，而由低到高的转变
SCL为高电平。在写入模式下，主机将SDA线
在10个高
th
时钟脉冲建立一个STOP
条件（图33） 。在读取模式下，主机发出不
承认的第九个时钟脉冲，即SDA线
仍然很高。然后主带来了SDA线拉低
前10
th
时钟脉冲，它变高建立
停止条件（图34 ） 。
4.
03824-0-013
