ST72521
15.3 FLASH REV的“S”与ROM中的REV “W”的
15.3.1外部时钟源， PLL
外部时钟源不支持的
使能PLL 。
15.3.2 LVD启动行为
当LVD使能， MCU达到
从复位状态授权的工作电压。
然而，在一些器件中，复位状态是重
租赁当VDD约0.8V之间
和1.5V 。其结果是，在I / O数量可能切换
当VDD是该窗口中。
这可能对于应用是一个问题，尤其是
其中， MCU驱动功率元件。
由于闪存的写入权限内不可能
此窗口中，闪存存储器的内容将不会被
损坏。
图125 LVD启动行为
5V
LVD复位
V
IT +
- PD [ 4：1] = 1010 ，而CSS或PLL的选项是烯
体健
此详述于下表中：
CSS
锁相环的PD [3： 1]
PD4
瓶酒
岭大战
时钟
骚乱
马克斯。 2时钟赛扬
克莱斯失去了在每个
上升或下降
PD4的边缘
马克斯。 1个时钟赛扬
CLE失去了出
每16
关关
x
ON
ON
x
010
010
1
其结果是，对于周期精确的操作，
这些配置被禁止在任何输入
或输出模式。
解决方法：
为了避免这种情况发生，则建议对CON组
NECT这些引脚与GND （ PD2或PD4 ）一
V
DD
（ PD1或PD3 ） 。
V
D
1.5V
0.8V
D
窗口
15.4 FLASH版本的“S”设备只
15.4.1 LVD操作
根据不同的操作条件下，特别是
在V
DD
斜坡上升速度和环境温度下，
在某些情况下，LVD可能无法启动。当此
发生时， MCU可以在瓜拉尼之外运作
开球功能区（参见数据表图76 ）
没有被强制进入复位状态。
在这种情况下，适当地使用看门狗的可
使之有可能回收通过看门狗重新
设置并允许正常运营恢复。
因此， LVD功能不能保证
在目前的芯片版本。有关完整securi-
TY ，外部复位电路必须加入。
t
15.3.3 I / O端口D配置
当使用外部石英晶体或陶瓷
谐振器中，的F
OSC2
时钟可能会受到干扰BE-
使设备进入保留模式控制 -
为首的端口D.
发生这种情况的任一个的遵从以下
音型：
- PD [3： 1] = 010 ，而CSS和PLL的选项是
无论残疾人和PD4的切换
208/211
