ST72774/ST727754/ST72734
I / O端口
（续）
表7. I / O引脚功能
DDR
0
1
模式
输入
产量
从CMOS施密特触发器输出，而不是
从数据寄存器输出。
4.1.2.2输出模式
当DDR = 1 ，对应的I / O配置
在输出模式。
在这种情况下，输出缓冲器被激活
根据数据寄存器的内容。
直接从执行读操作
数据寄存器输出。
4.1.2.3模拟输入
每个I / O可以通过添加作为模拟输入
模拟开关由ADC驱动。
在I / O必须投入使用之前进行配置
为模拟输入。
在CMOS施密特触发器变为OFF，模拟
值，通过模拟开关来直接输入
模拟数字转换器，将模拟的时候
信道被选择由ADC 。
4.1.2.4交替模式
从片上外设来的信号可以
输出的I / O 。
在这种情况下， I / O被自动配置
输出模式。
这必须直接由外设控制
来自外设的信号来这
使备用信号被输出。
从我来的信号/ O可以输入在导通
片上外设。
使用I / O作为备用输入之前，它必须是
配置在输入模式（ DDR = 0）。所以，这两个
交替输入配置和I / O输入
结构是相同的（具有或不具有上拉
向上）。该信号将被输入在周边被取
对CMOS施密特触发器或TTL施密特后
触发的同步。
在I / O状态是可读的输入模式由
解决相应的I / O数据寄存器。
4.1.2常见的功能描述
在I / O端口的每个端口引脚都可以单独
在软件控制下配置为输入
或输出。
数据方向寄存器的每一位（ DDR ）
对应相应的端口的I / O引脚。
这对应位必须被设置来配置其
相关引脚的输出，必须清零
配置其相关引脚为输入（表7 ， “ I / O
引脚功能， “第28页） 。数据方向
寄存器可以读取和写入。
典型的I / O电路示于
图15 。
任何
写一个I / O端口更新端口数据寄存器
即使它被配置为输入。一个I / O的任何读
端口返回要么锁定在端口数据数据
注册（配置为输出引脚）或价值
在I / O引脚（配置为输入引脚） 。
备注：
当一个I / O引脚没有内部的存在
I / O端口，返回的值是一个逻辑1 （销
配置为输入） 。
复位时，所有的DDR寄存器清零，这
配置所有端口的I / O的作为或不带输入
引体向上（见
表8
to
表12个I / O端口
寄存器映射） 。
数据寄存器（ DR ）也
在复位初始化。
4.1.2.1输入模式
当DDR = 0时，对应的I / O配置
在输入模式。
在这种情况下，输出缓冲器被关闭，则
在I / O的状态是通过读取数据
注册地址，但I / O状态是直接
28/144
