飞利浦半导体
产品speci fi cation
9位x 64字FIFO寄存器;三态
与FIFO为空; SO保持高预期
74HC/HCT7030
注释
Fig.10
1. FIFO最初是空的，所以举行
高。
2. SI脉冲;将数据加载到FIFO
并开始通过纹波
流程。
3. DOR标志信号的到来
在输出级的有效数据。
4.输出转变;数据到达
在经过指定的输出级
之间的传播延迟
上涨DOR脉冲的边缘
在Q
n
输出。
5. DOR变低; FIFO是空的
再次。
6.所以设置较低;要
完全移出的过程。 DOR
仍然是低的，因为FIFO为
空。
（ 1 ） HC ： V
M
= 50%; V
I
= GND到V
CC
.
HCT ： V
M
= 1.3 V; V
I
= GND 3 V.
图10显示波形的纹波通过延迟SI输入DOR输出，
从DOR DOR输出的脉冲宽度和传播延迟
脉冲到Q
n
输出。
按住Shift键的操作;高速连拍模式
在高速模式下，脉冲串入速率被最小移位在高确定和移入低
规格。在DIR状态标志是不在乎的条件和移位脉冲可不管应用
该标志。一个SI脉冲，将溢出的FIFO的存储容量被忽略。
（ 1 ） HC ： V
M
= 50%; V
I
= GND到V
CC
.
HCT ： V
M
= 1.3 V; V
I
= GND 3 V.
图11的波形表示的SI最小脉冲宽度和SI最大脉冲频率，在高速移式
突发模式。
1990年12月
14
