74F193
单位装载/扇出
U.L.
引脚名称
CP
U
CP
D
MR
PL
P
0
–P
3
Q
0
–Q
3
TC
D
TC
U
描述
HIGH / LOW
计数时钟输入（上升沿）
倒计时时钟输入（上升沿）
异步主复位输入（高电平有效）
异步并行加载输入（低电平有效）
并行数据输入
FL IP- FL运算输出
终端倒计时（借）输出（低电平有效）
终端数（进位）输出（低电平有效）
1.0/3.0
1.0/3.0
1.0/1.0
1.0/1.0
1.0/1.0
50/33.3
50/33.3
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/1.8
mA
20
A/1.8
mA
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
1
毫安/ 20毫安
1
毫安/ 20毫安
1
毫安/ 20毫安
功能说明
该74F193是一个4位二进制同步加/减（ revers-
IBLE ）计数器。它包含四个边沿触发的触发器，以
内部选通和控制逻辑，提供主复位，
个人预置，计数和向下计数操作。
在CP输入的低电平至高电平转换到每个触发器
使输出改变状态。同步切换，
相对于波纹计数，通过驱动实现
所有阶段，从一个共同的计数线转向门
和常见的倒计时线，从而使所有国家
改变被同时启动。一个由低到高电平
在正数输入转换会提前数由
1 ;在倒计数输入一个类似的过渡
减少一个计数。虽然有一个时钟计数
输入，所述其他应保持高电平，如在所示
功能表。
终端数（ TC
U
）和终端倒计时
（ TC
D
）输出通常为高。当该电路具有
达到最大计数状态15 ，下高到
伯爵LOW过渡截至时钟会造成TC
U
去
低。 TC
U
将保持在低水平，直到CP
U
再次变为高电平，从而
有效重复计数时钟，而是延迟了
2门延迟。类似地，在TC
D
输出变为低电平
当电路处于零状态和向下计数
时钟变低。由于TC输出重复的时钟
波形，它们可以被用来作为时钟输入信号，以
下一个较高的顺序电路在多级计数器。
TC
U
=
Q
0
Q
1
Q
2
Q
3
CP
U
TC
D
=
Q
0
Q
1
Q
2
Q
3
CP
D
该74F193有一个异步并行负载能力
允许该计数器被预置。当并行加载
（ PL ）和主复位（ MR）输入为低电平，信息
化上存在并行数据输入（P
0
–P
3
）加载
入计数器并出现在输出端不管
的时钟输入端的条件。在高信号
主复位输入将禁用预设门，覆盖
这两个时钟输入，并锁定每个Q输出低电平
状态。如果时钟输入中的一个为低电平期间和之后一
复位或负荷运转时，下一个低到高的跳变
该时钟将被解释为一个合法的信号和意愿
被计算在内。
功能表
MR
H
L
L
L
L
PL
X
L
H
H
H
CP
U
X
X
CP
D
X
X
H
模式
复位（ ASYN 。 ）
预设（ ASYN 。 ）
没有变化
计数
倒计时
H
H
H
H
=
高电压电平
L
=
低电压电平
X
=
非物质
=
低到高时钟转换
状态图
www.fairchildsemi.com
2
