TDA7437
I
2
C总线接口
数据传输从微处理器到
TDA7437 ，反之亦然发生直通的2
我导线
2
C总线接口，它由两个
线SDA和SCL （上拉电阻，以正
电源电压必须在外部连接） 。
数据有效性
如图中所示。 3 ， SDA线上的数据必须
在时钟的高电平期间保持稳定。该
数据线的高低状态只能
改当SCL线的时钟信号
低。
START和STOP条件
如图4所示的起始条件是HIGH到
SDA线从高到低的跳变，而SCL为
HIGH 。停止条件是一个由低到高转录
SDA线，同时SCL的习得是很高的。
一个停止条件，必须在每个前发送
启动条件。
字节格式
转移到SDA线上的每个字节必须CON组
图3：
在I数据的有效性
2
CBUS
覃8位。每个字节后面必须跟一个应答
了解一下。 MSB先传送。
应答
主（ μP）把电阻高的水平上
在应答时钟脉冲SDA线（见
图。 5）。外设（ audioprocessor ）的AC-
知识有下拉（ LOW ）的SDA线
在应答时钟脉冲，从而使
SDA线是在这个时钟脉冲稳定低。
已解决的audioprocessor
具有以产生接收一个应答
每个字节，否则SDA线保持在
在第九个时钟脉冲时高的水平。在这
区分主发送器可以生成
为了中止传送停止信息。
传输无应答
避免检测确认录音带的
处理器，所述
P
可以使用一个simplier transmis-
锡永：只需将它等待一个时钟，而不检查
从属确认，并发送新的
数据。
当然，这种方法是较少受保护从
misworking并降低了噪声抑制能力。
图4：
时序我图
2
CBUS
2
图5：
承认对我CBUS
7/23
