1.3
端子分配（续）
84 PIN GA封装（顶视图）
12
RS0
D0
D1
D3
D5
D7
VDD
HSYNC
OUT
IOR
IOB
FS
调整
VREF
11
WR
RS2
RS3
D2
D4
D6
GND
VSYNC
OUT
IOG
COMP
VDD
DVDD
10
P0
RD
RS1
GND
GND
HSYNC
9
P2
P1
VSYNC
空白
8
P4
P3
VGA
空白
SFlag的/
NFLAG
7
P6
P5
8/6
MUXOUT
6
P8
P7
VGA1
VGA0
5
P9
P10
VGA3
VGA2
4
P11
P12
（ESD符号或调整
点之上）
VGA5
VGA4
3
P13
P15
P17
CLK2
CLK3
VGA6
2
P14
P16
P19
P22
P24
P27
P29
P31
GND
CLK0
CLK1
VGA7
1
P18
P20
P21
P23
P25
P26
P28
P30
VDD
SCLK
VCLK
CLK3
A
B
C
D
E
F
G
H
J
K
L
M
1–5
