1.3
端子分配（续）
84 PIN GA封装（ BOTTOM VIEW）
12
VREF
FS
调整
IOB
IOR
HSYNC
OUT
VDD
D7
D5
D3
D1
D0
RS0
11
DVDD
VDD
COMP
IOG
VSYNC
OUT
GND
D6
D4
D2
RS3
RS2
WR
10
HSYNC
GND
GND
RS1
RD
P0
9
空白
VSYNC
P1
P2
8
SFlag的/
NFLAG
VGA
空白
P3
P4
7
MUXOUT
8/6
P5
P6
6
VGA0
VGA1
P7
P8
5
VGA2
VGA3
P10
P9
4
VGA4
VGA5
（ESD符号或调整
点之上）
P12
P11
3
VGA6
CLK3
CLK2
P17
P15
P13
2
VGA7
CLK1
CLK0
GND
P31
P29
P27
P24
P22
P19
P16
P14
1
CLK3
VCLK
SCLK
VDD
P30
P28
P26
P25
P23
P21
P20
P18
M
L
K
J
H
G
F
E
D
C
B
A
1–6
