24LC65
7.0
页面缓存和ARRAY
制图
将'翻转'和被装入前两个字节的
（缓存） 0页。当停止位被发送，网页
0的高速缓存的写入到所述阵列的第3页。该
在高速缓存中剩余的页面就会被装sequen-
tially到阵列。在每次写入周期执行
页被写入。如果在高速缓存中的部分加载的页面
仍当停止位被发送，只有字节
有被加载将被写入到所述阵列。
高速缓冲存储器是一个64字节（8页×8字节）的FIFO缓冲器。
高速缓存允许多达64字节的数据加载
写周期实际上开始之前，有效地亲
人们提供一个64字节的突发写入的最大总线速率。
每当启动一个写命令时，高速缓存
开始加载，并会继续加载，直到停止位
接收到启动内部写周期。的总长度
写周期将取决于多少页
加载到缓存中的停止位前给出。 MAX-
imum周期时间为每个页面是5毫秒。即使一个页面
仅部分地加载时，它仍然需要在同一周期
时间作为一个完整的页面。如果多于64个字节的数据是
装入的停止位被给定之前，地址指针
将“回绕”至高速缓存页0的开始和
在缓存中已有的字节将被覆盖。该
设备将不会同时响应任何命令
写周期正在进行中。
7.3
电源管理
7.1
高速缓存写在开始页面
边界
该设计采用了功耗待机模式时，
不使用时自动关闭电源后正常
当停止位被接收终端的任何操作
和所有内部功能齐全。这包括
任何错误情况，即没有收到确认
或停止每两线总线连接特定阳离子状态。该
器件还集成了V
DD
监控电路，预
发泄时意外写入（数据损坏）
低电压的条件。在V
DD
监控电路是
断电时，该设备处于待机模式
命令，以进一步降低功耗。
8.0
8.1
引脚说明
A0 ， A1 ， A2芯片地址输入
如果一个写命令开始在页边界
（地址位A2 ，A1和A0是零），则所有的数据
加载到高速缓存将被写入到所述阵列
连续的地址。这包括编写跨4K
块边界。在下面的例子所示，
（图8-2）写命令开始开始
第3页中的字节0用满载的高速缓存（64字节） 。
在缓存中的第一个网络字节写入第3页的0字节
（数组的），并在高速缓存中的剩余页
写入到阵列中的连续页面。写周期
执行每个页面被写入之后。由于写
开始于第3页和第8页被加载到
高速缓存中，最后3页高速缓存的写入
阵列中的下一行。
该A0..A2输入用于由24LC65为多个
设备的操作和符合双线总线标
准。适用于这些引脚德网络网元的水平
由该装置中的地址被占用的地址块
地图。一个特定的设备选择通过发送
相应的位（A2， A1和A0）在控制字节
（图3-2和图8-1 ） 。
8.2
SDA串行地址/数据输入/输出
7.2
高速缓冲存储器写入起始于非页面
边界
这是一种用于传输地址的双向引脚
和数据移入和移出数据的装置。它是一个开放
漏端，因此SDA总线需要一个上拉
电阻TO V
CC
（典型值10KΩ 100千赫， 1KΩ 400
千赫） 。
在正常传输数据SDA被允许仅改变
在SCL为低电平。在SCL为高电平的变化被保留
用于指示START和STOP条件。
当被启动的写命令不开始
在页边界（即地址位A2 ， A1和A0
不都是零） ，需要注意的是如何将数据是很重要
加载到高速缓存中，以及如何在高速缓存中的数据是
写入到阵列。当写命令开始时，将
加载到缓存连接第一个字节总是加载到
第0中的缓存页面0字节，其中
负载开始是由三个最显着的决定
地址位（A2 ，A1和A0 ），该被送往作为部分
写命令。如果写命令不开始
一个页面和缓存的0字节满载，则
最后一个字节（ S）加载到缓存将推出各地
高速缓存和连接LL剩余的空字节0页。
如果超过64字节的数据加载到高速缓存中，
已加载的数据将被覆盖。在该示例
如图8-3所示，一写命令已经initi-
ated开始在第3页的字节2中的阵列中的一个完全
64字节加载缓存。由于缓存负载启动
荷兰国际集团的字节2中，最后的两个字节加载到缓存
8.3
SCL串行时钟
此输入用于同步从数据传送
和设备。
1996年Microchip的科技公司
DS21073E第9页
