K6R4004V1D
1M ×4位（与OE ）高速CMOS静态RAM
特点
快速存取时间8,10ns （最大）
低功耗
待机（ TTL ） ： （最大） 20毫安
（ CMOS ） ： 5毫安（最大）
操作K6R4004V1D -08 ： 80毫安（最大）
K6R4004V1D - 10 ： 65毫安（最大）
单3.3 ± 0.3V电源
TTL兼容的输入和输出
全静态工作
- 无时钟或刷新要求
三态输出
中心电源/接地引脚配置
标准引脚配置
K6R4004V1D -J ： 32 SOJ -400
K6R4004V1D -K ： 32 SOJ -400 （无铅）
工作在商用和工业温度范围。
初步
CMOS SRAM
概述
该K6R4004V1D是4,194,304位高速静态随机
存取存储器由4位组织为1,048,576字。该
K6R4004V1D使用4个通用输入和输出线，并且具有
输出使能引脚，工作比地址的访问速度更快
时间读周期。该器件采用三星制造的
先进的CMOS工艺制造，并设计用于高速电路
技术。它特别适于在高密度的使用
高速系统的应用程序。该K6R4004V1D打包
在400万的32引脚塑料SOJ 。
引脚配置
（ TOP VIEW ）
A
0
A
1
A
2
A
3
A
4
CS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
A
19
A
18
A
17
A
16
A
15
OE
功能框图
CLK GEN 。
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
I / O
1
-I / O
4
I / O
1
VCC
VSS
26 I / O
4
SOJ
25
24
VSS
VCC
预充电电路
I / O
2
WE
A
5
23 I / O
3
22
21
20
19
18
A
14
A
13
A
12
A
11
A
10
行选择
A
6
存储阵列
1024行
1024 ×4列
A
7
A
8
A
9
17 N.C
数据
续。
CLK
将军
A
10
I / O电路
列选择
引脚功能
引脚名称
A
0
- A
19
WE
CS
OE
I / O
1
- I / O
4
V
CC
V
SS
N.C
写使能
芯片选择
OUTPUT ENABLE
数据输入/输出
Power(+3.3V)
地
无连接
引脚功能
地址输入
A
12
A
14
A
16
A
18
A
11
A
13
A
15
A
17
A
19
CS
WE
OE
-3-
修订版2.0
2004年7月
