DM54L74双上升沿触发D触发器
与预置清除和互补输出
1989年6月
DM54L74双上升沿触发D触发器
与预置清除和互补输出
概述
该器件包含两个独立的正边沿触发
复位此输出D触发器具有互补输出的信息
化上的D输入端是由上所述位置的触发器接纳
略去时钟的边沿脉冲触发发生在
电压电平，并且不直接与过渡时间
在时钟的上升沿上的D输入端的数据
而时钟是不AF-低或高，可以改变
fecting输出只要数据建立和保持时间
是不是违反了预先设定的或明确的低逻辑电平
输入将设置或重置逻辑的输出，无论
的其他输入电平
接线图
双列直插式封装
TL F 6631 - 1
订单号DM54L74J或DM54L74W
见NS包装数J14A或W14B
功能表
输入
PR
L
H
L
H
H
H
CLR
H
L
L
H
H
H
CLK
X
X
X
D
X
X
X
H
L
X
输出
Q
H
L
H
H
L
Q
O
Q
L
H
H
L
H
Q
O
u
u
L
H
e
高逻辑电平
X
e
高或低逻辑电平
L
e
低逻辑电平
u
e
正跳变
Q
O
e
Q的指示的输入条件之前的输出逻辑电平分别
既定
e
此配置非稳恒就是它不会在任何持久化
预置，或清除输入回到了自己的无效（高）级
C
1995年全国半导体公司
TL F 6631
RRD - B30M105印制在U S A
