位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第499页 > IDT82V2108BB > IDT82V2108BB PDF资料 > IDT82V2108BB PDF资料1第30页
IDT82V2108 T1 / E1 / J1八FRAMER
产业
温度范围
接收到的数据包。该位（ PKIN ）设定的状态，无论
FCS的条件，或者如果存在的整数或非整数数
字节存储在FIFO中。
在HDLC数据包可以被强制终止，原因有四：
1. 7F中止序列被接收;
2.超过15个连续的逻辑一在数据接收
流;
3.设置TR （ B1 ， E1-048H ）为逻辑1 ;
4.设置EN （ B0 ， E1-048H ）从逻辑1到逻辑0，回到逻辑
1.
所有上述方法都可以立即关闭HDLC的链路和
后两个装置也可以清洁FIFO和中断。新
也开始寻求在7E开旗。
在此块中的中断源有：
1.接收第一7E开旗序列，终止所有
那些数据，并且致动的HDLC链路;
2.接收到7E结束标志序列;
3.接收中止序列;
4.超过FIFO的设定点是在所定义的
INTC [6： 0]（ B6的0 ， E1-049 ） ;
5.过书面方式的FIFO 。
中断源的任何人会断言INTR （ B0 ， E1-04AH ）
高。然后，
INT
脚会很低报告中断，如果INTE （ B7 ，
E1-049H ）为逻辑1 。
3.5.2
T1 / J1模式
在超帧格式中，不存在的HDLC链路。
在ESF格式，双HDLC接收器模块（ ＃ 1和＃ 2）的EM
ployed每个成帧器提取HDLC链路。在选择之前，
HDLC的链路，所述TXCISEL （B3中，T1 / J1-00DH ）应当这样，设置为0。
的链路控制和选择位配置寄存器（地址
从070H到071H ）是用于RHDLC 。然后，由所选择的
RHDLCSEL [1： 0]（的b7 6中，T1 / J1-00DH ） ，两个HDLC接收器中的一个
块是accessable到微处理器。在HDLC ＃ 1提取
的F比特的DL HDLC的链路（其位置示于表 - 4）。该
HDLC ＃2提取来自一个信道的哪个位置HDLC的链路
选择如下：
1.设置DL2_EVEN （的b7中，T1 / J1-070H ）和/或所述DL2_ODD （ B6的，
T1 / J1-070H ）选择偶数和/或奇数帧;
2.设置DL2_TS [4：0 ] （B4 0 ，T1 / J1-070H ）选择的信道
分配的框架;
3.设置DL2_BIT [7： 0]（的b7 0 ，T1 / J1-071H ）选择的位
分配的信道。
所选择的HDLC接收器模块的所有功能都可以ENA-
放血仅当EN（ B0中，T1 / J1-054H ）被设置为逻辑1 。
HDLC的数据包的结构是相同的，因为它在被描述
在E1模式（参见图 - 3 ） 。
甲FIFO缓冲器被用来存储HDLC的数据包，即存储
数据的毛绒零已被删除和FCS 。不过，
当被使能的地址匹配，则第一和/或第二字节
（ B7 0 ， T1 / J1-058H ） ：用在PA [7：0 ]的地址设置比较
和SA [7： 0]（的b7 0 ，T1 / J1-059H ）和仅匹配SE-数据
经文在MEN （B3中，T1 / J1-054H ）和MM （B2中，T1 / J1-054H ）是
存入FIFO 。当地址匹配被禁用，整个
HDLC的数据包被存储。第一7E开幕标志，它激活
HDLC链路和7F中止序列停用HDLC链路
也将被转换成伪字节，并存储在FIFO中。这些
两种类型的标记也将断言COLS （ b5的，T1 / J1-056H ）来指示
在HDLC链路状态的变化。在FIFO中的内容被读出，在
RD [7： 0]（的b7 0 ，T1 / J1-057H ），并且字节的状态将被反射
在PBS [2：0 ] （B3 1中，T1 / J1-056H ） 。两个两个寄存器不能
的速率大于XCK速率的1/15访问。
FIFO的深度为128字节。当FIFO是空的，对FE
（ B7 ， T1 / J1-056H ）将被设置。如果还有数据写入FIFO时
的FIFO满时，FIFO将被覆盖。过写入
条件将由OVR （ B6 ， T1 / J1-056H ）来表示，并迫使
FIFO被清除。
在PKIN （ B4 ， T1 / J1-056H ）为逻辑1表示非中止HDLC
被接收的数据包是否有FCS错误或非整数
如果与否字节错误数。
在HDLC数据包可以被强制通过四指终止：
1. 7F中止序列被接收;
2.超过15个连续的逻辑一在数据接收
流;
3.设置TR （ B2 ， T1 / J1-054H ）为逻辑1 ;
4.设置EN （ B1 ， T1 / J1-054H ）从逻辑1到逻辑0，回
逻辑1 。
所有上述方法都可以立即关闭HDLC的链路和
后两种方法也可清除FIFO和中断。新
也开始寻求在7E开旗。
在此块中的中断源有：
1.接收第一7E开旗序列终止
所有那些数据，并激活HDLC的链路;
2.接收到7E结束标志序列;
3.接收中止序列;
4.超过FIFO的设定点是在所定义的
INTC [6： 0]（ B6的0 ，T1 / J1-055H ） ;
5.过书面方式的FIFO 。
中断源将断言INTR的任何一个（ B0 ， T1 / J1-
056H ）高。然后，
INT
引脚将被拉低，如果报告的中断
在INTE （ B7 ， T1 / J1-055H ）为逻辑1 。
3.6面向位的消息接收器（ RBOM ） - T1
/ J1 ONLY
面向比特的信息（ BOM）只能在ESF接收
格式T1 / J1模式。物料清单的标准是ANSI定义
T1.403和TR- TSY- 000194 。每个成帧器的此块操作不知疲倦
pendently 。
BOM的模式是' 111111110XXXXXX0 “占据的DL
在ESF格式的F-位（参见表- 4） 。这六个“ X的代表
消息。在BOM中只是声明了模式匹配时，并
接收到的信息是相同的4出5倍或8出10倍。
识别时间的选择通过AVC数（b1， T1 / J1-02AH ） 。后
BOM声明， BOM表装入银[ 5 ： 0 ] （ B5 0 ， T1 / J1-
02BH ） 。然而，物料不包括在T1和所有那些代码
J1模式。
当物料被转化成非BOM，则接收到的数据将被
空闲码。空闲代码的模式是在T1模式“ FFFF ”和“ FF7E ”
在J1模式。当所接收的数据是4出5倍或8 10
次用相同的模式，空闲代码声明。该identifica-
化时间的选择通过AVC数（b1， T1 / J1-02AH ） 。
还有在这个块中的两个中断源。当BOM是DE-
申报的，中银国际（ B6 ， T1 / J1-02BH ）将显示它。当空闲码是
声明中， IDLEI （ B7 ， T1 / J1-02BH ）将显示它。如果BOCE （ B0 ，
30
