超前信息

ICS548-03

低偏移的时钟逆变器和分频器

特点

封装在16引脚窄（ 150万）的SOIC

输入时钟高达160兆赫，在非PLL模式

提供的CLK ，CLK和CLK / 2的时钟输出

低歪斜（ 500 PS ）的CLK ， CLK和CLK / 2

所有输出可三态

整个芯片可以通过改变一个断电

两个选择引脚

3.3V或5.0V工作电压

描述

该ICS548-03是一种低成本，低偏移，高

高性能通用时钟设计

产生一组一个输出时钟，一倒

输出时钟，一个时钟分频的2 。运用

我们的专利模拟锁相环（ PLL ）

技术中，该装置由一个频率操作

在PLL模式，范围从10 MHz到120 MHz的，

和高达160兆赫，在非PLL模式。

在应用程序需要保持低相位

在时钟树中，非PLL的噪声（当

S3 = S2 = 1）模式应该被使用。

该芯片是不是零延迟缓冲器。许多

应用程序可以是能够使用ICS527零

延迟分频器。

框图

S3:S0

4

时钟

合成

和

分频器

电路

产量

卜FF器

产量

卜FF器

产量

卜FF器

CLK

CLK

时钟输入

输入

卜FF器

CLK/2

OE （所有输出）

MDS 548-03

1

修订版042700

集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com