ICL8052 / ICL7104 ， ICL8068 / ICL7104
选项
民
DEINT TERMINATED
AT ZERO CROSSING
发现
最大
-14
7161
8185
-16
28665
32761
静中
保持状态
INT
相
积分
产量
7计数
国内
时钟
国内
LATCH
状态
产量
RUN / HOLD
输入
图10. RUN / HOLD操作
RUN / HOLD输入
当运行/保持输入连接到V +或悬空
（此输入有上拉电阻，以确保高的水平，当
引脚开路）时，电路将继续执行
转换周期，更新所述输出锁存器在所述端
转换周期的每一个Deintegrate （三期）部分
（参见图8） 。 （在“握手模式”见
例外）。在这种操作模式下，转换周期
将在131,072的进行了7104-16和32768
7104-14时钟周期，而不管所得到的值的。
如果RUN / HOLD变为低电平时Deintegrate期间的任何时间（相
III）中发生的过零之后，该电路将
立即终止Deintegrate并跳转到自动调零。
此功能可以用于消除在所花费的时间
过零之后Deintegrate 。如果RUN / HOLD保持或
变低，转换器将确保最小自动调零
时间，然后等待自动调零，直到运行/保持输入
变高。该转换器将开始集成（第二期）
下一次转换的部分（和状态输出
去高） 7个时钟周期的高电平将被检测后，
在RUN / HOLD 。参见图10的详细信息。
使用运行/保持输入以这种方式允许简单
“转换按需”界面中使用。该转换器
可以在空闲的自动调零与运行举行/保持低电平。当
RUN / HOLD变为高电平时开始转换时，当
STATUS输出变为低电平，新数据是有效的（或反
ferred ）的UART - 见握手模式） 。 RUN / HOLD可能
现在去低终止Deintegrate并确保最低
自动调零时间之前停下来等待下一个
转换。或者，运行/保持可用于最小化
通过确保转换时间，它变为低电平Deinte-期间
篦，经过过零，后货舱点变高
被达到。在运行所需的活性/保持输入即可
通过将其连接到所述CLOCK3 （-14） ，时钟2提供
（ -16 ）输出。在这种模式下，转换时间依赖
对输入值进行测定。另请参阅Intersil的应用
公告A030的的影响的讨论，这将有
自动调零的性能。
如果运行/保持输入变低和自动过程中保持低电平
零（一期） ，转换器会简单地停留在年底
自动调零，等待运行/保持高走。如上述，
集成（二期）开始后，高7个时钟周期
电平被检测。
直营模式
当MODE引脚保持在低电平时，数据输出
[比特1至8低位字节，请参阅表3的格式
中层（ -16 ）和高阶字节]正在访问
字节和芯片的控制使能端子作为输入。
这些使能输入是所有活性低，并提供
与上拉电阻，以确保不活动的高级别时，
敞开。当芯片使能输入为低电平，以一个字节
ENABLE输入低电平将使该字节的输出
成为活动（三态） 。这允许各种
要使用的并行数据访问技术。时机
这些输出的要求下， AC显示
说明和表1中。
应当指出的是，这些控制输入是asynchro-
常识相对于所述转换器的时钟 - 数据可以是
在任何时间访问。从而有可能访问数据
当它被更新，这可能会导致扰频
数据。同步数据与转换的存取
循环通过监视输出状态将防止这一点。
数据从未更新过，而状态为低电平。另外要注意的
在“初始清除电路”描述潜在公交CON FL ICT 。
握手模式
握手输出模式被提供，以代替
接口的ICL7104到数字系统，其中的装置
在A / D转换器中控制溢流的激活
数据，而不是被动地响应于芯片和字节
使能输入。这个模式被具体来说设计成允许
在ICL7104和行业标之间的直接接口
准的UART （如Intersil公司的CMOS UART接口， IM6402 / 3）
没有外部的逻辑要求。当触发到
握手模式时， ICL7104提供所有控制和
必要佛罗里达州股份公司的信号序列的3 （ ICL7106-16 ）
或两个（ ICL7104-14 ）个字节的数据到UART和发起
其以串行形式传送。这极大地简化了任务
并减少了设计的远程数据采集的成本
采用串行数据传输，以减少对站
线向中央控制处理器的数目。
5-21
