MT8931C
在SNIC并行端口允许完整
在HDLC收发器和访问所有的控制权
数据，控制和状态寄存器。读这些
寄存器允许微处理器来监测
在S或ST -BUS不会对传入的数据
中断正常的数据溢流。
有些寄存器分类网络版是异步的，
他人同步。同步寄存器
单缓冲和需要同步访问。
不是所有的同步寄存器具有相同的
访问时间
但
所有
可接
同步的时间，在此期间的NDA
信号为低电平（参照图5）。因此，它是
建议用户利用NDA的
信号来访问这些寄存器。
自从
同步寄存器使用共同的电路，它是
至关重要的是，登记是前阅读
写的。这个序列是重要的，因为在写周期
将覆盖接收到最后一个数据。这些并行
访问必须被刷新每一帧。
异步寄存器，另一方面，可以
在任何时间访问。
在TE或NT模式状态寄存器中的数据，
根据所选择的模式，始终发送
列于C形槽钢概念中。
但是，在
微处理器控制模式下，用户可以覆盖
这些数据通过写DSTO C-通道寄存器。
这种访问可以随时在框架之外进行
该ST-总线帧的脉冲间隔。写数据
目前ST- BUS帧只会出现在C-
下一帧的信道。
在C-通道的最小显着的位（ B0 ）
寄存器，控制寄存器或之间进行选择
诊断寄存器。设置的C信道的B0
登记为“0”允许访问控制寄存器。
设置C通道的LSB寄存器为“1”允许
访问诊断寄存器。解释
每个寄存器的就是去连接定义为新台币表13和表14
模式或表16和17，用于在TE模式。
要注意，在TE模式是很重要的，在C-通道
诊断寄存器应该被清除，而
设备未处于有效状态（ IS0 ， IS1
≠
1,1 ） 。这
通过将C型的ClrDia位来实现
通道控制寄存器为1，直到设备
激活。在串行控制模式下，在C-通道
该ST-总线被装入C通道控制
注册在每一个ST -BUS帧;用户应
确保一个1被写入到ClrDia位在每
框架。然而，并联控制模式的用户
需要设置ClrDia位只有一次，以保持
诊断寄存器清零。一旦完全激活
取得的诊断寄存器可以被写入到在
命令，以使各测试功能。
HDLC收发器
在HDLC收发器面向处理的位
协议的结构和格式的D信道为每
在X.25分组交换协议去连接的2级定义
由CCITT 。它发送和接收分组
数据（信息或控制）串联的格式
在图15中示出，同时提供数据
由零插入和删除的透明度。它
产生并检测佛罗里达州AGS ，各种链路信道
状态和中止序列。此外，它提供了一个
关于使用该数据包的循环冗余校验
在CCITT德网络内德多项式。另外，它可以
认识一个字节，双字节或全部通话
处理所接收的帧中。还有一个
规定禁用的协议功能和
提供透明的访问或者串口
通过微处理器的端口。其他特点
在HDLC包括独立端口提供
选择用于发送和接收的数据（例如，
传输上的S-Bus和ST- BUS接收） ，
可选择16或64 kbit / s的D信道，以及一个
HDLC环回从发射到接收端口。
这些特性是通过HDLC启用
控制寄存器（参照表6和表7）。
HDLC帧格式
所有帧开始的开口佛罗里达州股份公司和结束
闭佛罗里达州股份如图15之间的这些
2佛罗里达州AGS ，一帧中包含的数据和帧
检查序列（FCS） 。
旗
一
字节
数据字段
n个字节
(n
≥
2)
FCS
两
字节
旗
一
字节
图15 - 帧格式
我）标志
在FL AG是8位的独特模式（ 01111110 ）
德科幻宁帧边界。发射部
产生FL AGS并自动将它们附加
给帧中发射。所述接收部
搜索在佛罗里达州AGS传入的数据包
逐位
基础
和
而设置
FRAME
同步。在佛罗里达州AGS仅用于标识
并同步所接收的帧，并且不
传输到FIFO 。
9-83
