飞思卡尔半导体公司
AC电气特性
表2-9 。
160 MHz的SRAM时序（续）
号
108
特征
数据有效到WR的无效（数据建立时间）
符号
t
DS
(t
DW
)
表达
1
160兆赫
单位
民
最大
—
ns
5.5
（ WS
0.25)
×
T
C
5.4
[ WS
≥
2]
1.25
×
T
C
4.0
[2
≤
WS
≤
7]
2.25
×
T
C
4.0
[ WS
≥
8]
0.25
×
T
C
4.0
[2
≤
WS
≤
3]
-0.25
×
T
C
4.0
[ WS
≥
4]
1.25
×
T
C
[2
≤
WS
≤
7]
2.25
×
T
C
[ WS
≥
8]
2.25
×
T
C
4.0
[2
≤
WS
≤
7]
3.25
×
T
C
4.0
[ WS
≥
8]
1.75
×
T
C
4.0
[2
≤
WS
≤
7]
2.75
×
T
C
4.0
[ WS
≥
8]
2.0
×
T
C
4.0
[2
≤
WS
≤
7]
3.0
×
T
C
4.0
[ WS
≥
8]
0.5
×
T
C
2.6
（ WS + 0.25 ）
×
T
C
4.0
1.25
×
T
C
4.0
[2
≤
WS
≤
7]
2.25
×
T
C
4.0
[ WS
≥
8]
0.25
×
T
C
+ 1.5
109
从WR的无效数据保持时间
t
DH
3.8
10.1
–2.4
–5.6
—
—
10.1
16.3
6.9
13.2
8.5
14.8
0.5
10.1
3.8
10.1
3.1
0
—
—
—
—
7.8
14.0
—
—
—
—
—
—
—
—
—
—
—
—
ns
ns
ns
ns
ns
110
WR断言活动数据
—
飞思卡尔半导体公司...
111
WR无效到数据高阻抗
—
112
以前的RD无效到活动数据（写）
—
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
113
RD的无效时间
—
114
WR的无效时间
5
—
115
116
117
地址有效到RD断言
RD断言脉冲宽度
RD无效到地址无效
—
—
—
118
119
RD和WR的无效之前TA的设置
4
之后， TA保持RD或WR的无效
1.
2.
3.
4.
5.
—
—
注意事项：
WS =的BCR -指定的等待状态数。的值是最小的一个给定的类别。 （例如，用于
一类的[2
≤
WS
≤
7 ]时间指定为2的等待状态。 ）两个等待状态是最低除外。
时序100和107通过设计保证，未经测试。
所有的时序为160 MHz的0.5测
×
V
CCH
0.5
×
V
CCH
.
对于TA的无效：计时118是相对于RD和WR如果TA是活动的无效边缘。
在WS数适用于该WR的无效发生访问，并假设下次访问
使用等待状态的数目最少。
2-14
欲了解更多有关该产品，
转到： www.freescale.com
