DSP56F801/D
修订版7.0 ， 1/2002
DSP56F801
初步的技术数据
DSP56F801 16位的数字信号处理器
高达40 MIPS的工作在80 MHz的核心
频率
DSP和MCU功能集成于一个统一的，
C-高效的架构
MCU友好的指令集支持
DSP和控制功能： MAC ，位
操纵单元14的寻址模式
8K
×
16位字的程序闪存
1K
×
16位字程序RAM
2K
×
16位字数据闪存
1K
×
个16位字的数据RAM
2K
×
16位字引导闪存
6
硬件DO和REP循环
6通道PWM模块
两个4通道， 12位ADC
串行通信接口（SCI）
串行外设接口（SPI ）
通用四定时器
JTAG /次
TM
端口进行调试
片上张弛振荡器
11共享GPIO
48引脚LQFP封装
PWM输出
PWMA
RESET
IRQA
6
JTAG /
一旦
PORT
VCAPC V
DD
2
4
V
SS
5*
数字注册
模拟注册
V
DDA
V
SSA
错误输入
4
4
A/D1
A/D2
VREF
ADC
打断
调节器
低电压
监
程序控制器
和
硬件循环机组
地址
GENERATION
单位
数据ALU
16 x 16 + 36
→
36位MAC
3个16位输入寄存器
两个36位累加器
位
操作
单位
四定时器C
四定时器D
或GPIO
程序存储器
8188 ×16闪光
1024 ×16的SRAM
引导闪存
2048× 16闪光
数据存储器
2048× 16闪光
1024 ×16的SRAM
PAB
PDB
IPBB
控制
16
PLL
3
XDB2
CGDB
XAB1
XAB2
16-Bit
DSP56800
CORE
CLOCK GEN
或可选
国内
松弛振荡器。
GPIOB3/XTAL
GPIOB2/EXTAL
2
SCI0
or
GPIO
打断
控制
16
COP /
看门狗
COP复位
模块控制
地址总线[ 8：0]
数据总线〔 15：0]
4
SPI
or
GPIO
应用程序 -
具体
内存&
外设
IPBus桥
（ IPBB ）
*
包括TCS引脚是保留给工厂使用，并连接到VSS
图1. DSP56F801框图
摩托罗拉公司， 2002年。保留所有权利。
