CY28409
时钟合成器与差分SRC和CPU输出
特点
支持Intel
奔腾
4型处理器
可选的CPU频率
3.3V电源
十份PCI时钟
3V66的五人副本与一个可选VCH
两个副本的48 MHz的USB时钟
三个差分CPU时钟对
一个差分SRC时钟
I
2
支持C具有回读功能
最大的理想利盟扩频资料
降低EMI
56引脚SSOP和TSSOP封装
中央处理器
x3
SRC
x1
3V66
x5
PCI
x 10
REF
x2
48M
x2
框图
XIN
XOUT
CPU_STP ＃
PCI_STP ＃
FS_ [A ： B]
VTT_PWRGD ＃
IREF
VDD_3V66
3V66_[0:3]
引脚配置
VDD_REF
REF0 ： 1
[1]
XTAL
OSC
PLL1
~
PLL的参考频率
分频器
网
VDD_CPU
CPUT [0： 2]， CPUC [0： 2]
VDD_SRC
SRCT ， SRCC
PLL2
2
VDD_PCI
PCIF [0： 2]
PCI [0： 6]
3V66_4/VCH
VDD_48MHz
DOT_48
USB_48
PD ＃
SDATA
SCLK
I
2
C
逻辑
REF_0
REF_1
VDD_REF
XIN
XOUT
VSS_REF
PCIF0
PCIF1
PCIF2
VDD_PCI
VSS_PCI
PCI0
PCI1
PCI2
PCI3
VDD_PCI
VSS_PCI
PCI4
PCI5
PCI6
PD ＃
3V66_0
3V66_1
VDD_3V66
VSS_3V66
3V66_2
3V66_3
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
FS_B
VDD_A
VSS_A
VSS_IREF
IREF
FS_A
CPU_STP ＃
PCI_STP ＃
VDD_CPU
CPUT2
CPUC2
VSS_CPU
CPUT1
CPUC1
VDD_CPU
CPUT0
CPUC0
VSS_SRC
SRCT
SRCC
VDD_SRC
VTT_PWRGD ＃
VDD_48
VSS_48
DOT_48
USB_48
SDATA
3V66_4/VCH
56 SSOP / TSSOP
CY28409
注意：
标有1信号[ * ]和[ ** ]具有内部上拉和下拉电阻，分别。
赛普拉斯半导体公司
文件编号： 38-07445牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年8月26日
