CY2280
功能表（ -11S选项）
SEL100
0
0
0
0
0
1
1
1
1
1
SEL1 SEL0
0
0
1
1
1
0
0
1
1
1
0
1
0
1
1
0
1
0
1
1
SEL_SS
[2]
不适用
不适用
不适用
0 （ downspread ）
1 （不展开）
不适用
不适用
不适用
0 （ downspread ）
1 （不展开）
CPU / PCI
比
2
2
2
2
2
3
3
3
3
3
CPUCLK
高阻
版权所有
版权所有
PCICLK_F
PCICLK
高阻
版权所有
版权所有
REF
高阻
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
TCLK
[3]
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
高阻
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
TCLK
[3]
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
APIC
USBCLK
高阻
48兆赫
48兆赫
48兆赫
48兆赫
TCLK/2
48兆赫
48兆赫
48兆赫
48兆赫
66.66兆赫33.33兆赫
66.66兆赫33.33兆赫
TCLK/2
版权所有
版权所有
100兆赫
100兆赫
TCLK/6
版权所有
版权所有
33.33 MHz的
33.33 MHz的
功能表（ -21S选项）
SEL100
0
0
0
0
0
1
1
1
1
1
SEL1 SEL0
0
0
1
1
1
0
0
1
1
1
0
1
0
1
1
0
1
0
1
1
SEL_SS
[2]
不适用
不适用
不适用
0 （ downspread ）
1 （不展开）
不适用
不适用
不适用
0 （ downspread ）
1 （不展开）
CPU / PCI
比
2
2
2
2
2
3
3
3
3
3
CPUCLK
高阻
版权所有
版权所有
PCICLK_F
PCICLK
高阻
版权所有
版权所有
REF
高阻
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
TCLK
[3]
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
高阻
版权所有
版权所有
16.67 MHz的
16.67 MHz的
TCLK/12
[3]
版权所有
版权所有
16.67 MHz的
16.67 MHz的
APIC
USBCLK
高阻
48兆赫
48兆赫
48兆赫
48兆赫
TCLK/2
48兆赫
48兆赫
48兆赫
48兆赫
66.66兆赫33.33兆赫
66.66兆赫33.33兆赫
TCLK/2
版权所有
版权所有
100兆赫
100兆赫
TCLK/6
版权所有
版权所有
33.33 MHz的
33.33 MHz的
实际的时钟频率值
时钟输出
CPUCLK
CPUCLK
USBCLK
目标频率的实际频率
（兆赫）
（兆赫）
66.67
100
48.0
66.654
99.77
48.008
PPM
–195
–2346
167
电源管理逻辑
CPU_STOP
X
0
0
1
1
PCI_STOP
X
0
1
0
1
0
1
1
1
1
PWR_DWN
CPUCLK
低
低
低
运行
运行
PCICLK
低
低
运行
低
运行
PCICLK_F
低
运行
运行
运行
运行
其他
钟
低
运行
运行
运行
运行
OSC 。
关闭
锁相环
关闭
运行运行
运行运行
运行运行
运行运行
注意事项：
2.目标频率由示百分比调制（最大）时SEL_SS = 0 。
在XTALIN针在测试模式下提供3 TCLK 。
文件编号： 38-07207修订版**
第12页3
