CS4954 CS4955
DAC
Y
C
CVBS
R
G
B
针＃
48
47
44
39
40
43
模式1
Y
C
CVBS_1
R
G
B
模式2
Y
C
CVBS_1
中Cr（Ⅵ ）
Y
CB（ U）
模式3
Y
C
CVBS_1
-
CVBS_2
-
模式4
CVBS_2
-
CVBS_1
R
G
B
模式5
CVBS_2
-
CVBS_1
中Cr（Ⅵ ）
Y
CB（ U）
表1. DAC配置模式
DAC的有其自己的DAC使能位。在
禁用模式下， 10位DAC源（或汇）
零电流。
当运行具有一个低阻抗的DAC的
负载，最小的三个DAC必须通电
下来。当运行具有高阻抗的DAC的
ANCE载荷，所有这些DAC可以启用simulta-
neously 。
对于低功耗的待机情况下，在CS4954 / 5
还提供了电源关断控制DAC的。
每个DAC都有一个关联的DAC关断位。
输出电流模式可通过软件选择
通过寄存器位。
4.10 。主机接口
的CS4954 / 10提供了一个8位并行数据接口
面为整体配置和控制。主人
接口采用低电平有效的读写选通，
随着低电平有效地址使能信号，以
提供微处理器兼容的读写
周期。间接主机寻址到CS4954 / 5 IN-
ternal寄存器通过一个内部地址来实现
礼服寄存器是通过总线访问的唯一
写周期中，主机地址使能信号
为有效。
的CS4954 / 10还提供了一个余
2
C兼容SE-
里亚尔接口，用于设备配置和控制。
该端口可以在标准操作（在100Kb /秒）或
快速（ 400 KB /秒）模式。当我
2
C模式中，
并行数据接口引脚， PDAT [7：0 ] ，可
作为I / O端口被控制的一种通用
I
2
C接口。
4.8.
参考电压
的CS4954 / 5配有一个片上电压
年龄基准发生器（ 1.232 V）所使用的
DAC的。内部基准电压准确
速率足以总体保证最多3 ％
获得的模拟输出错误。然而，这是
可以覆盖内部参考电压
通过施加外部电压源到VREF
引脚。
4.9.
目前参考
4.11 。隐藏式字幕服务
的CS4954 / 10支持NTSC的产生
隐藏式字幕服务。 21号线和线路的Cap- 284
tioning可以生成并启用independent-
通过LY一组控制寄存器。当启用时，
时钟磨合，起始位和数据字节是automati-
美云插入在适当的视频行。一个反面
近便的中断协议简化了软件
所述主处理器和接口之间
CS4954/5.
DAC输出电流的每比特导出的
当前参考块。当前步骤是试样
通过电阻放置在ISET之间的大小田间
目前的参考引脚和电气接地。
A 4 kΩ的电阻需要连接之间
ISET引脚和GNDA 。 DAC输出电流
优化，无论是驱动双端接负载
75
（低阻抗模式）或双termi-
300经过NAT负载
（高阻抗模式） 。 2
DS278PP4
13
