CS4265
该设备将进入时该位被置低功耗状态。掉电位是默认设置
而且必须被清除之前可以正常运行发生。控制寄存器的内容是重
tained当器件处于关断。
6.3
7
DAC控制 - 地址03H
6
版权所有
5
DAC_DIF1
4
DAC_DIF0
3
版权所有
2
MuteDAC
1
DEEMPH
0
版权所有
版权所有
6.3.1
DAC的数字接口格式（位5 ：4）
功能：
为DAC LRCK ， SCLK和SDIN之间所需的关系由DAC的数字定义
界面格式和选项的详细描述在表5和图5-7 。
表5. DAC数字接口格式
DAC_DIF1 DAC_DIF0
0
0
0
1
1
1
0
1
描述
左对齐，高达24位的数据（默认）
I
2
S，至多到24位数据
右对齐， 16位数据
右对齐， 24位数据
格式
0
1
2
3
科幻gure
5
6
7
7
6.3.2
静音DAC （第2位）
功能：
DAC输出将静音和MUTEC引脚将被激活时，该位被置位。虽然这
位是活性高，但应注意的是， MUTEC引脚为低电平有效。上的共模电压
当此位被设置的输出将被保留。屏蔽功能有效时，类似的衰减
变化，由DACSoft和DACZero位DAC控制寄存器2 。
6.3.3
去重控制（第1位）
功能：
该标准50/15
s
数字去加重滤波器的响应，图17中，可以针对一个SAM-来实现
以44.1kHz的PLE速率时DEEMPH位被配置为显示在下面的表6中。注：去的EM
phasis仅适用于单速模式。
表6.去加重控制
DEEMPH
0
1
描述
Disabled（默认）
44.1kHz的去加重
6.4
7
ADC控制 - 地址04H
6
FM0
5
版权所有
4
ADC_DIF
3
版权所有
2
MuteADC
1
HPFFreeze
0
M / S
FM1
34
DS657A2
