CS42418
（对于CQ ，T
A
= -10 + 70 ℃;对于DQ ，T
A
= -40+ 85°C ; VA = 5 V ， VD = VLS = 3.3 V ; VLC = 1.8 V至5.25 V ;输入：逻辑
0 = DGND ，逻辑1 = VLC ，C
L
= 30 pF的）
参数
SCL时钟频率
RST的上升沿启动
总线空闲时间传输之间
启动条件保持时间（之前的第一个时钟脉冲）
时钟低电平时间
时钟高电平时间
重复启动条件建立时间
SDA保持时间从SCL下降
SDA建立时间SCL崛起
上升SCL和SDA的时间
下降时间SCL和SDA
停止条件建立时间
确认延迟从SCL下降
（注17 ）
（注16 ）
符号
f
SCL
t
国税局
t
BUF
t
HDST
t
低
t
高
t
南方科大
t
硬盘
t
SUD
t
rc
t
fc
t
SUSP
t
确认
民
-
500
4.7
4.0
4.7
4.0
4.7
0
250
-
-
4.7
-
最大
100
-
-
-
-
-
-
-
-
1
300
-
（注18 ）
单位
千赫
ns
s
s
s
s
s
s
ns
s
ns
s
ns
开关特性 - 控制端口 - 我
2
C画幅
注： 16.数据必须持有足够的时间来弥补过渡时间t
fc
， SCL的。
17.确认延迟基于MCLK ，并且可以限制最大处理速度。
18.
15
--------------------
-
256
×
Fs
15
15
-
-
单速模式，
--------------------
双速模式，
-----------------
对于四速模式
128
×
Fs
64
×
Fs
RST
t
停止
国税局
EPE吃
开始
开始
吨路
吨FD
停止
S DA
t
BUF
t
HDST
t
高
t
HDST
吨FC
吨停赛
SCL
t
t
吨SUD
吨ACK
吨南方科大
吨RC
低
硬盘
图58.控制端口时序 - 我
2
C画幅
62
