的Geode CS4210
操作说明
（续）
3.2
软件界面概述
其对应于每一个DMA上下文源完井
化，也有一组中断对应于
其他CS4210功能/台。例如，其中的一个
当自ID信息包流具有中断可以被发送
被接收到。处理器中断线路是由控制
在IntEvent和IntMask寄存器。该IntEvent注册
表明该中断事件时有发生，而内部 -
屏蔽寄存器用于使能所选的中断。软
洁具写入IntEventClear寄存器来清除中断
条件IntEvent 。此外，也有使用的寄存器
通过同步传输和同步接收CON-
制器指示为每个上下文中断的条件。
表3-3显示了IntEvent和IntMask集地图/
清除寄存器。请参阅第4.4.16.1 "IntEvent雷吉斯
ter"在第70页和第4.4.16.3 "IntMask Register"上
第72页了解更多信息的细节。
3.2.3.1异步发送中断
每个异步DMA方面有一个中断指示灯
在IntEvent寄存器和灰位。如果有需求，这是reqTx-
完成位和反应它是respTxComplete
位。该中断指示比特被设置为1 ，如果完成
OUTPUT_LAST命令的“我”字段设置为11b ，或者
的“i”的字段被设置为的01b和该分组的传输做
不屈服的ack_complete或ack_pending 。
3.2.3.2异步接收中断
有两个中断为每个上下文（请求和
响应），该软件可以用它来衡量的用法
接收缓冲区。如果软件需要通知的
每个数据包的到达被发送到上下文缓冲器，它
可以使用RQPkt或RSPkt在IntEvent稳压中断
存器。如果软件需要被告知完成的
一个缓冲器，它可以设置描述符I字段为11b ，该触发
蒙古包无论是ARRQ或ARRS在IntEvent中断
注册。
有三种基本的方法，使通讯软件
盖茨与CS4210 ：寄存器，DMA和中断。
3.2.1寄存器
主机架构（PCI ，例如）是负责
映射CS4210的寄存器到宿主的一部分
地址空间。
3.2.2 DMA操作
在CS4210 DMA传输是通过完成
以下两种方法之一： DMA存储器和物理反应
DMA 。
3.2.2.1 DMA内存
DMA存储器驻留数据结构被用来描述
数据缓冲区的列表。该CS4210自动序列
通过这个缓冲区描述符列表。此数据结构也
包含有关传输的状态信息。上
每一个数据传输完成时， DMA控制器条件
倚重更新相应的DMA背景下的命令
和有条件中断处理器，因此它可以观察
的事务的状态。一组中的寄存器
CS4210用于初始化每个DMA上下文和为按照
形式的控制措施，如在开始传输。
3.2.2.2物理响应DMA
的CS4210可以被编程为接受1394读出和
写事务的读取和写入到主机内存
空间。在这种模式下， CS4210充当从总线桥
1394总线到主机内存。的格式的数据
发，并在被指定在所有这些模式中接收
1394开放式主机控制器接口规范发布
1.00.
3.2.3中断
当任何DMA传输完成（或中止） ，中断
可以被发送到主机系统。除了中断
表3-3 。 IntEvent和IntMask寄存器映射
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10
BAR0 +偏移量80H
BAR0 +偏移量84H
unrecoverableError
cycleInconsistent
cycle64Seconds
RSVD
cycleTooLong
phyRegRcvd
IntEvent集注册
IntEvent清除寄存器
respTxComplete
respTxComplete
reqTxComplete
reqTxComplete
postedWriteErr
selfIDcomplete
RSVD
lockRespErr
9
8
7
6
5
4
3
2
1
0
cycleSynch
BusReset
cycleLost
isochRx
isochTx
RQPkt
BAR0 +偏移量88H
BAR0 +偏移量为8Ch
cycleInconsistent
cycle64Seconds
masterIntEnable
RSVD
cycleTooLong
phyRegRcvd
unrecoverableError
IntMask集注册
IntMask清除寄存器
postedWriteErr
selfIDcomplete
RSVD
lockRespErr
cycleSynch
BusReset
cycleLost
isochRx
isochTx
RQPkt
www.national.com
16
ARRQ
RSPkt
RSVD
ARRS
PHY
ARRQ
RSPkt
RSVD
ARRS
PHY
修订版1.0
