飞利浦半导体
初步speci fi cation
比特流转换为ADC
数字音频系统
钉扎
符号
稳定部队
性病
OVLD
CKIN
V
DDD
V
SSD
SDO
SWS
针
1
2
3
4
5
6
7
8
描述
SAA7366
串行接口输出格式中进行选择。输出格式是如下选择：稳定部队
HIGH = 1的格式;稳定部队LOW = 2的格式。
待机状态下输入（低电平有效） 。
过载指示输出。该引脚指示内部数字信号是否在1分贝
的最大值。在待机模式下，该输出为高阻态。
系统时钟输入。
供应数字部分（ 3.4 5.5 V ） 。
地供应给数字部分。
串行接口数据输出。在待机模式下，该输出为高阻态。
串行接口的字选择信号。在主控模式下，该引脚输出串行接口字
选择信号。在从模式下，该引脚为字选择输入到串行接口。在待机状态
模式，该引脚总是输入（高阻抗） 。
串行接口的时钟。在主控模式下，该引脚输出串行接口位时钟。在从
模式，该引脚为输入外部位时钟。在待机模式下，该输出
高阻抗。
测试输入1。该引脚应保持开路。
高通滤波器使能输入。 （ HPEN HIGH =启用）。如果未连接此引脚默认为高电平。
测试输入2。该引脚应保持开路。
地供应给模拟部分。
目前的参考输出节点。
1
2
V
DDA
SCK
9
TEST1
HPEN
TEST2
V
SSA
I
REF
V
REFR
BIR
BOR
V
DACn
V
DACP
BOL
BIL
V
REFL
V
DDA
SLAVE
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
参考发生器输出用于右声道的模拟部分。
缓冲运算放大器器反相输入端为右声道。
缓冲运算放大器器输出右声道。
负1位DAC参考电压输入端，连接到0 V.
正1位DAC参考电压输入，连接到+5 V.
缓冲运算放大器器输出左声道。
缓冲运算放大器器反相输入端的左声道。
1
2
V
DDA
参考发生器输出用于左声道的模拟部分。
供应模拟部分。
串行接口输出工作模式的主/从选择如下： HIGH =从模式;
LOW =主模式。如果未连接的引脚将默认的低电平。
1994年5月
4
