飞利浦半导体
产品speci fi cation
数字视频编码器（ DENC ）
同步锁相能力
表3
地址分配
I
2
C总线子地址
00
01
02
03
选择
SAA7199B
地址输入
A1
0
0
1
1
表4
A0
0
1
0
1
ADR- CLUT （查找表的地址寄存器）
DATA- CLUT
ADR- CTRL （控制表的索引寄存器）
DATA- CTRL
在内部总线上的信号
符号
描述
选择读/写（读= 1 ;写= 0 ）
控制表/查找表（对照表= 1;查表= 0）
选择数据/地址（数据= 1 ;地址= 0 ）
端口输入数据总线/输出D7到D0
从控制接口实现同步数据传输
在内部总线上的信号
I
2
C- BUS接口
的从机地址字节LSB （读= HIGH ;写= LOW ）
解码后的X 4子地址
解码后的X 4子地址
数据位D7到D0为每个子地址
通过SCL样品的每一个第9个时钟使能
（控制的串行 - 并行转换）
读/写
C / T
D / A
DI / DO （ 0 7 ）
EN
表5
内部并行总线并行接口
读/写
C / T
A / T
DI / DO （ 0 7 ）
EN
R / W （引脚35）的
A1 （引脚34 ）
A0 （引脚33 ）
D7到D0
CS和R / W
1996年09月27日
10
