飞利浦半导体
产品speci fi cation
PCI音频和视频广播解码器
表5
SAA7133HL
PCI接口引脚， PCI总线管脚位于包的长边，以简化的PCI板布局
需求
针
40
127
4至11中
14 18 ，
21至23日，
34至37 ，
4144和
46 53
12, 24, 33
45
32
25
27
26
29
13
28
3
2
126
30
31
TYPE
PI
PI
描述
PCI时钟输入：所有公交车的交易参考，高达33.33 MHz的
PCI复位输入：将三态所有的PCI引脚（低电平有效）
符号
PCI_CLK
PCI_RST ＃
AD [ 31 ] ，以
AD[00]
PIO和复用的地址和数据输入或输出：双向，三态
T / S
C / BE [ 3 ] ＃至
C/BE[0]#
PAR
FRAME ＃
TRDY ＃
IRDY ＃
停止＃
IDSEL
DEVSEL ＃
REQ ＃
GNT ＃
INT_A
PERR ＃
SERR ＃
PIO和命令代码输入或输出：指示请求的事务的类型，
T / S
字节使能，用于字节对齐的交易（低电平有效）
PIO和奇偶校验输入或输出：由数据源驱动，偶校验过的所有引脚AD
T / S
和C / BE ＃
PIO和帧输入或输出：由当前总线主（老板）驱动，以表示
S / T / S
开始和一个总线事务的持续时间（低电平有效）
PIO和目标准备输入或输出：通过解决目标驱动的，以表示
S / T / S
准备就绪请求的事务（低电平有效）
PIO和启动准备输入或输出：由发起方驱动的，以表明愿意
S / T / S
继续交易（低电平有效）
PIO和停止输入或输出：目标要求主停止当前
S / T / S
交易（低电平有效）
PI
初始化设备选择输入：该输入端用于选择SAA7133HL
在CON组fi guration读取和写入数据
PIO和设备选择输入或输出：由所述目标装置驱动，以确认
S / T / S
地址译码（低电平有效）
PO
PI
PO和
/ D
PCI请求输出：在SAA7133HL请求主机访问PCI总线
（低电平有效）
PCI批输入： SAA7133HL授予主机访问PCI总线
（低电平有效）
中断输出：此引脚为漏极开路中断输出，条件
通过中断寄存器分配
PIO和奇偶校验错误输入或输出：所述接收装置检测到数据奇偶错误
S / T / S
（低电平有效）
PO和
/ D
系统错误输出：报告地址奇偶错误（低电平有效）
2003 2月04
10
