位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1150页 > ST16C552IJ68 > ST16C552IJ68 PDF资料 > ST16C552IJ68 PDF资料1第8页
ST16C552/552A
符号
针
信号类型
引脚说明
UART RX输入，在内部。
德克萨斯州A / B
26,10
O
发送数据时， TX AB - 这两个输出与关联
从552 / 552A的串行发送通道（S ） 。
Tx信号将是一个逻辑1，复位，空闲（无数据）时，
或者当发射器被禁用。在局部LOOP-
回模式下， TX输出引脚被禁止和TX数据
内部连接到UART RX输入。
概述
552 / 552A提供了串行异步接收
数据同步，并行至串行和串行到
并行数据转换为发射机和
接收器部分。这些功能是必需的
转换的串行数据流转换成并行数据
需要用数字数据的系统。同步
为串行数据流是通过将完成
开始和停止位到发送数据而形成的数据
字符（字符为导向的协议） 。数据integ-
RITY通过把奇偶校验位的数据被保险
字符。奇偶校验位是通过接收器，用于检查
任何传输误码。所述电子电路，以
提供所有这些功能是相当复杂的特别
在一个单一的集成的硅制造时
芯片。 552 / 552A表示这样的整合
大大增强的功能。 552 / 552A是
制作用先进的CMOS工艺。
552 / 552A是一种向上的解决方案，提供16
发送和接收的字节FIFO存储器，而不是
让利的16C452 。在552 / 552A被设计成
高速调制解调器和共享网络的工作
环境，需要快速处理数据的时间。
提高性能，实现在552 / 552A通过
的发送和接收FIFO的。这允许
外部处理器来处理更多的网络任务
一个给定的时间内。例如， ST16C452
没有接收FIFO ，将需要的卸
RHR在95.5微秒（本例中使用
11位，包括启动/停止位的字符长度
为115.2kbps ） 。这意味着外部CPU将不得不
服务接收FIFO每100微秒。
修订版3.40
8
然而，随着在552 / 552A的16字节FIFO的数据
缓冲区不需要卸载/加载的1.53毫秒。这
增加了服务间隔给予外部CPU
额外的时间用于其他应用，降低了
总体UART中断服务的时间。此外， 4
对FIFO触发中断可选择的水平是唯一
提供最大的数据吞吐量性能
特别是在多通道环境下工作时
换货。 FIFO存储器大大降低了带宽
外部控制CPU ，增加需求
性能，并降低了功耗。
552 / 552A结合的包装功能
双UART和一个英特一个打印机接口
磨碎的芯片。 552 / 552A UART缩进是
软件与INS8250 / NS16C550兼容
而双向打印机接口模式IN-
倾向于用CENTRONICS型并行操作
打印机。然而，打印机接口设计
使得其可以被配置为与其它操作
并行打印机接口或用作通用
并行接口。 552 / 552A是两个可用
版本中， ST16C552和ST16C552A 。该
552A提供了一个低电平有效（逻辑0 ）中断了
打印机端口（ INTP ），而552提供活性
高（逻辑1 ） INTP中断。此外，该552A
不支持断电功能。
552 / 552A能够操作1.5Mbps的用
一个24 MHz的外部时钟输入。与外部时钟
的1.8432兆赫，用户输入可以选择数据传输速率高达
115.2 Kbps的。
