位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1150页 > ST16C552IJ68 > ST16C552IJ68 PDF资料 > ST16C552IJ68 PDF资料1第22页
ST16C552/552A
LCR
Bit-5
X
0
0
1
1
LCR
Bit-4
X
0
1
0
1
LCR
Bit-3
0
1
1
1
1
奇偶选择
环回模式下，该位是用来写的状态
现代-RI接口信号。
MCR BIT - 3 ： （二手
控制调制解调器-CD信号
在环回模式）。
逻辑0 =强制INT （ AB）输出三态
模式。 （正常默认条件），在环回的
模式，集内部-CD为逻辑1 。
逻辑1 =强制INT （ AB）输出到活动
模式。在环回模式，设置-CD在内部
逻辑0 。
MCR BIT - 4 ：
逻辑0 =禁止环回模式。 （正常默认
条件）
逻辑1 =启用本地环回模式（诊断） 。
MCR位5-6 ：
未使用 - 初始化为逻辑0 。
MCR BIT - 7 ：
逻辑0 =禁用省电模式。 （正常，默认
情况下，只有552 ）
逻辑1 =启用省电模式（ IER位5必须
也可以关闭电源之前，逻辑1将被激活） 。
线路状态寄存器（ LSR ）
该寄存器提供数据传输的状态
之间。在552 / 552A和CPU 。
LSR BIT - 0 ：
逻辑0 =在没有数据接收保存寄存器或FIFO 。
（正常默认条件）
逻辑1 =已接收到数据，并保存在
接收保存寄存器或FIFO 。
LSR- BIT -1：
逻辑0 =无溢出错误。 （正常默认条件）
逻辑1 =溢出错误。出现数据溢出错误
在接收移位寄存器。发生这种情况时，额外
方面的资料，而到达FIFO满。在这种情况下
在移位寄存器中的先前的数据被覆盖。
请注意，在该条件下的数据字节
接收移位寄存器不被转移到FIFO中，
因此，在FIFO中的数据不被破坏
错误。
无奇偶校验
奇校验
偶校验
强制校验奇校验
强制偶校验
LCR BIT - 6 ：
当启用间隔控制位使得间隔
条件被发送（ TX输出被强制为
逻辑0状态） 。这种情况一直存在，直到被禁用
设置的LCR的比特6为逻辑0 。
逻辑0 =没有TX间隔条件。 （正常默认
条件）
逻辑1 =强制发送器输出（ TX ）为逻辑
0远程接收到提醒换行
条件。
LCR的BIT -7：
内部波特率计数器锁存器和增强
功能模式使能。
逻辑0 =除数锁存器禁用。 （正常默认
条件）
逻辑1 =除数锁存器和增强的功能寄存器
启用。
调制解调器控制寄存器（ MCR ）
该寄存器控制与调制解调器的接口或
的外围设备。
MCR位0 ：
逻辑0 =强制-Dtr输出为逻辑1 （正常
默认情况下）
逻辑1 =强制-Dtr输出为逻辑0 。
MCR位1：
逻辑0 =强制-RTS输出为逻辑1 （正常
默认情况下）
逻辑1 =强制-RTS输出为逻辑0 。
MCR BIT - 2 ：
此位用于在仅环回模式。在
修订版3.40
22
