位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第774页 > ST16C550IQ48 > ST16C550IQ48 PDF资料 > ST16C550IQ48 PDF资料2第19页
ST16C550
该位将导致UART发出一个中断给CPU
当THR中断使能设置。 THR的位被置
当一个字符被从传送逻辑1
发送保持寄存器到发送移位寄存器
之三。该位复位时为0同时与
加载由CPU发送保持寄存器中。
在FIFO模式下，该位被置位，当发送FIFO
为空;当至少1个字节被写入到它被清零
发送FIFO 。
LSR BIT - 6 ：
该位是发送空指示器。该位被置位
为逻辑1时发送保持寄存器和
发送移位寄存器都为空。它重置
逻辑0时无论是THR或TSR包含
数据字符。在FIFO模式下，该位被设置为1
只要发送FIFO和发送移位寄存器
都是空的。
LSR BIT - 7 ：
逻辑0 =没有错误（正常默认条件）
逻辑1 =至少有一个奇偶校验错误，帧错误或
断指示是在当前的FIFO中的数据。该位
当没有剩余的LSR中的错误被清除
RX FIFO 。
Modem状态寄存器（ MSR ）
该寄存器提供控制的当前状态
从调制解调器，或其它外围设备的接口信号
该ST16C550被连接到设备上。四位
该寄存器的用于指示所述改变
信息。这些位被设置为逻辑1时
从调制解调器控制输入改变状态。这些
位设置为逻辑0时，CPU读取该
注册。
MSR BIT - 0 ：
逻辑0 =无-CTS变化（正常默认条件）
逻辑1 = -CTS输入到了ST16C550
改变的状态，因为上一次被读出。一
调制解调器状态中断就会产生。
MSR BIT -1：
逻辑0 =无-DSR变化（正常默认条件）
逻辑1 = -DSR输入到了ST16C550
改变的状态，因为上一次被读出。一
调制解调器状态中断就会产生。
MSR BIT - 2 ：
逻辑0 =无-RI变化（正常默认条件）
逻辑1 = -RI输入ST16C550改变
从逻辑0到逻辑1，调制解调器状态中断
将生成。
MSR BIT -3：
逻辑0 =无-CD变化（正常默认条件）
逻辑1 =表示-CD输入有
改变的状态，因为上一次被读出。一
调制解调器状态中断就会产生。
MSR BIT： 4：
CTS （高电平，逻辑1） 。通常此位是
恭维的-CTS输入。在环回模式中，
此位相当于在MCR寄存器中的RTS位。
MSR BIT -5：
DSR （高电平，逻辑1） 。通常此位是
恭维的-DSR输入。在环回模式中，
此位相当于在MCR寄存器中的DTR位。
MSR BIT - 6 ：
RI （高电平，逻辑1） 。通常此位是
恭维的-RI输入。在环回模式
该位是等同于在MCR寄存器OP1位。
MSR BIT -7：
光盘（高电平，逻辑1） 。通常此位是
恭维的-CD输入。在环回模式
该位是等同于在MCR寄存器OP2位。
暂存寄存器（ SPR ）
该ST16C550提供了一个临时的数据寄存器
存储8位的用户信息。
修订版4.30
19
