ST6391,92,93,95,97,99
输入/输出端口
该ST639x微控制器采用三个标准
I / O端口（A，B ，C），具有多达八个引脚在每个端口上;
请参考器件的引脚配置，看看哪
引脚可用。
每一行都可以在单独编程
输入模式或输出模式，如下所示通过
软件。
- 输出
- 输入，内置上拉电阻（通过选择
软件）
- 输入没有上拉电阻（选择
通过软件）
注：与12V漏极开路功能引脚不
有上拉电阻。
在输出模式下的硬件组态
中选择参数：
- 漏极开路输出12V （ PA4 - PA7 ， PC4 - PC7 ）
- 漏极开路输出5V （ PC0 - PC3 ）
- 推挽输出（ PA0 - PA3 ， PB0 - PB6 ）
该行组织了三个端口（端口A，B ，C ） 。
端口占据6个寄存器中的数据空间。
这些寄存器的每一位都与一个标准杆关联
端口A的满足特殊线路（例如，位0
数据和方向寄存器与关联
在PA0线端口A的） 。
有三个数据寄存器（ DRA ， DRB ， DRC ） ，
被用于读取的电压电平的值
在输入模式下编程线，或写
信号的逻辑值是在线路输出
配置为输出模式。该端口的数据稳压
存器可以读取得到的有效逻辑电平
销，但它们也可以由用户编写
软件，在与有关的数据二 - 结合
rection注册，选择不同的输入模式
选项。在I /单位运算O寄存器（位
置位/复位指令）是可能的，但服务是必要请
埃森因为读取输入模式是由
从I / O引脚，因此可能通过影响
外部负载，而写作，将直接影响
端口数据寄存器造成不期望的
输入配置的变化。三个数据
方向寄存器（ DDRA ， DDRB ， DDRC ）允许
每个引脚的方向的选择（输入或
输出）。
所有的I / O寄存器可读取或写入任何
数据空间的其他RAM的位置，所以没有多余的
需要对端口数据存储和马RAM单元
nipulation 。在微控制器中，所有的初始化
在I / O寄存器清零，输入模式
上拉选择上的所有引脚thusavoiding
销的冲突（除了PC2的是在设置
输出模式和被设置为高，即。高阻抗） 。
的I /详细O端口
当设置为输入上拉电阻（如果
可用）可以在程序中切换活跃
控制权。当设定为输出的I / O
端口将操作要么在推挽模式或
按照固定的硬件漏极开路模式
规定如下配置。
端口A.
PA0 - PA3是作为推挽时
输出。 PA4 - PA7可为漏极开路（无
推拉式编程）能够withstand-的
ING 12V （无电阻上拉输入模式） 。 PA6-
PA7是专门设计用于驱动高
能力，并能下沉25毫安与一个最强
妈妈V
OL
的1V 。
端口B.
所有线路被配置为推挽时
输出。
C.端口
PC0 - PC3可为漏极开路钙
承受最大的V pable
DD
+ 0.3V 。 PC4-
PC7可作为开漏能力
耐压12V （无电阻上拉输入
模式）。有些线路也被用来作为I / O缓冲区
信号从芯片上的SPI到来。
在这种情况下，在输出端的最后信号是
等同于有线和与编程
数据输出。
如果用户需要使用串行外围，所述
I / O线应在输出模式下进行设置，而
开漏配置硬件固定;该
对应的数据位必须设定为1 。如果
锁存中断函数用于（ IRIN ， PWRIN ）
那么相应的引脚应设置为输入
模式。
在ST639x的I / O引脚双或特殊
功能有：
- PC0 / SCL （连接到SPI时钟信号）
- PC1 / SDA （连接到SPI数据信号）
- PC3 / SEN（连接到SPI使能信号）
- PC4 / PWRIN （连接到PWRIN间
中断锁存器）
- PC6 /综合区域信息网（连接到IRIN中断
锁存器）
所有的端口A ， B和CI / O线有施密特触发
有一个典型的滞后蒙古包输入配置
1V.
25/64
