ST7554
引脚说明
（续）
3 - 复位，掉电
（ RESET ， PDOWN ）
RESET引脚初始化内部计数器和
控制寄存器的默认值。最低
1ms的低脉冲需要芯片复位。
在典型的应用中复位连接到
VBUS通过R， C网。这确保了
该芯片被复位在每个连接/断开
到USB总线（参见图3） 。
PDOWN引脚应连接到断电
在SSI中使用的外部编解码器的输入。
当ST7554在暂停模式， PDOWN是
强制为低，以使外部的编解码器是在
断电。
图3：
RC网络的RESET
VBUS
基于ST75951 + ST952 。连接到DGND
使用STLC7550采用分立接口时。
5 - DAA控制引脚
（IMP ， DC ，丰前，
PULSE ， DISHS ， RFC ， LED ， CLID ，议员， HSDT ， RI ）
这些引脚控制万维网软件
通过ST75951 / ST952可编程DAA 。
6 - 水晶
（ XTALIN ， XTALOUT ）
这些引脚必须连接到9.216MHz外部
水晶。
它建议使用一
±50ppm
基本
并联谐振晶体。建议
插入XTALOUT和之间的1.8kΩ电阻
水晶限制其能量100μW为20Ω
谐振器（参见图4） 。
对于SMD晶振的负载电容通常是
C
负载
= 12pF时，这导致了一个理想的值
C = 24pF的晶体之间的电容
和模拟地（ AGND ） 。无论如何，在实际中
这些电容应减少到
C = 18pF之每一个考虑的寄生电容
在PCB上，并包（参见图4） 。
复位后或离开挂起状态时，
在9.216MHz断言里面ST7554仅
3.5ms以后，为了等待其稳定。
图4：
应用原理为
9.216MHz外部晶振
XTAL
IN
9
XTAL
OUT
10
R
1.8kW
R
220kW
12 RESET
C
10nF
7554S-04.EPS
4 - 串行同步接口
ST7554有一串行Syncronous接口（SSI）
专用于STLC7550的连接或
ST75951 ，意法半导体的高性能模拟调制解调器
前端（ MAFE ） 。
4.1 - 数据
（ DIN ， DOUT ）
数字数据字的输入/ SSI输出，要加以控制
STLC7550的连接至所述数据字销或
ST75951.
4.2 - 主时钟
（ MCLK）
此引脚是主时钟输出。
4.3 - 帧同步
（ FS ）
帧同步是用于同步数据
ST7554和外部编解码器之间传输。
4.4 - 硬件控制
(HC1)
的HCl必须被连接到相应的销
STLC7550或ST75951 ，而他们的HC0引脚应
绑在3.3V VREGD数字电源。该引脚
选择数据或控制模式调制解调器编解码器。
4.5 - DAA选择
（ DAASEL ）
使用硅DAA芯片组时连接到VREGD
AGND
AGND
7 - PLL输出滤波器
（ FLTPLL ）
这个引脚必须连接到模拟地
（ AGND ）通过一个33pF的电容。
8 - 保留引脚
（ 18引脚）
这些引脚必须保持不连接除外
销47，其应该被连接到数字
地DGND 。
5/11
7554S-05.EPS
C
18pF
C
18pF
