AD9866
功率控制和耗散
掉电
的AD9866提供控制电源接通状态的能力
的各种功能块。在PWRDWN引脚的状态
随着寄存器的内容。 0×01和Reg 。 0X02允许两个
用户定义的电源设置，该设置可通过引脚选择。默认
设置
1
是这样的寄存器。 0x01和上电（所有所有块
位0 ），而寄存器。 0X02具有掉电不包括所有的块
在PLL ，使得时钟信号保持可在
CLKOUT1和CLKOUT2 。当PWRDWN引脚为低电平时，
对应于寄存器中的位的功能模块。 0×01的
断电。当PWRDWN高时，所述功能
对应于寄存器中的位的块。 0X02供电
下来。 PWRDWN立即影响到指定的功能
块以最小的数字延迟。
表23. SPI相关寄存器掉电和
半双工省电
地址（十六进制）
0x01
位
(7)
(6)
(5)
(4)
(3)
(2)
(1)
(0)
(7)
(6)
(5)
(4)
(3)
(2)
(1)
(0)
(7:3)
(2)
(1)
(0)
描述
PLL
TxDAC系列/ IAMP
TX数字
REF
ADC CML
ADC
PGA偏置
RX PGA
PLL
TxDAC系列/ IAMP
TX数字
REF
ADC CML
ADC
PGA偏置
RX PGA
TX OFF延时
RX PWRDWN
通过TXEN
TX启用
PWRDWN
开启RX
PWRDWN
评论
PWRDWN = 0
默认设置为所有
功能模块
接通电源。
半双工省电
显著降低功耗可以有应用可以实现
半双工协议只允许接收或发射路径是
在业务的任何实例。在省电方法取决于
是否在AD9866配置为全双工或半双工
界面。功能块具有开/关时间的快速功率
Tx和Rx路径由下位控制：
TxDAC系列/ IAMP ， TX数字，ADC和RxPGA 。
在全双工数字接口的情况下（ MODE = 1 ），一个
可以设置注册。 0x01至地址0x60和注册。 0×02到0×05 （或反之亦然）
使得AD9866的Tx和Rx路径从未通电
同时。该PWRDWN针然后可以用于控制
什么道路上电后，根据突发类型。在一
TX爆， Rx通道的PGA和ADC模块通常可以
断电的100 ns内，而Tx通道DAC ， IAMP ，
而数字滤波器块电在0.5微秒。对于接收
爆， Tx通道的可断电的100 ns内，而
在Rx电路上电后2微秒。
该TXQUIET引脚也可以用全双工使用
接口能够快速关机的IAMP和禁用
内插滤波器通过设置此引脚为低电平。这是为了
保持与AD9875 / AD9876向后兼容性
MxFEs不同之处在于所述的TxDAC保持供电，如果
其IOUTP输出被使用。在大多数应用中，内插
化过滤器需要用0之前或之后被被刷新
断电。这确保了，在上电时，所述的TxDAC
（和IAMP ）有着不可忽视的差分直流失调，从而
防止频谱溅射因冲动瞬间。
采用半双工接口的应用（ MODE = 0 ）即可
受益于额外的电源节省功能提供
在注册。 0×03 。该寄存器是有效仅用于半双工
界面。除了提供功率节省半双工
应用中，该功能允许在要使用的AD9866
即只需要它的RX（或TX）的路径功能的应用程序
通过销捆扎，使得一个串行端口接口（SPI）
可选。该功能还允许PWRDWN引脚保留
它的默认功能作为主功率控制，如在限定
表10 。
默认设置货物。 0×03提供了快速功率控制
在Tx和Rx信号的路径的功能块（画出
以上）使用TXEN引脚。该TxDAC系列仍然保持供电
在这种模式下，而IAMP掉电。显著
活期储蓄通常意识到的时候IAMP是
断电。
为产生Tx脉冲串， TXEN的下降沿用于产生一个
内部延迟信号与Tx电路断电。
在接收到的Tx电路的这个信号，掉电的
发生在100纳秒。用户可编程延迟与Tx
0x02
PWRDWN = 1
默认设置为所有
功能模块
已关闭
不包括PLL 。
0x03
半双工电源
节约。
用MODE = 1和CONFIG = 1 ，注册。 0×02的默认设置是所有
模块电源关闭， RXCLK提供了信号缓冲版本
出现在OSCIN 。在最低的功耗，此设置结果
在上电时，同时仍然允许AD9865通过一个来产生系统时钟
水晶。
1
第0版|第39页48
