初步的技术数据
AD9773–SPECIFICATIONS
引脚功能描述
PIN号
73,72
69,68
58
60
59
5
6
8
名字
I
OUTA1
, I
OUTB1
I
OUTA2
, I
OUTB2
REFIO
FSADJ1
FSADJ2
CLK +
CLK-
DATACLK / PLL_LOCK
Descripti
on
差分DAC
当前
输出， I通道
差分DAC
当前
输出Q通道
基准输出，标称1.2V
满量程电流调节， I通道
满量程电流调节， Q通道
差分时钟输入
差分时钟输入
与使能PLL ，该引脚指示PLL的状态。一
读一个逻辑1指示PLL处于锁定状态。逻辑
0表示PLL未锁定。与PLL显示
体健，并在两个端口模式的AD9773 ，该引脚变为
时钟信号，在输入数据速率，其可以是运行
输入到AD9773 ，或由AD9773产生的，这取决于
在地址2h的状态，在SPI控制寄存器位3 。
PLL环路滤波器
逻辑一复位所有的SPI端口寄存器，包括地址
0H ，为它们的默认值。软件复位也可以做
通过写一个SPI寄存器0H ，位5然而，
软件复位，对在地址0H位没有影响。
端口1输入数据
在1个模式， IQSEL = 1随后的上升沿
差分输入时钟信号将数据锁存到I信道
输入寄存器。 IQSEL = 0将数据锁存到Q
通道输入寄存器。在双端口模式下，该引脚变为
端口2个MSB 。
与PLL禁用， AD9773在1个模式，这
引脚成为一个运行在输入数据的两倍时钟输出
I和Q channels.This的速率允许AD9773接受
和多路解复用器交错的I和Q数据的I和Q输入稳压
存器。
端口2的数据输入。
芯片选择/ SPI数据同步。在短暂的逻辑
高，复位SPI端口逻辑和初始化指令周期。
数据输入到SPI端口上注册的上升沿
SPI_CLK 。 SPI端口上输出的数据被寄存在
下降沿。
双向数据引脚。数据方向由位7控制
注册地址为0h 。默认设置此位为0，
设置SDIO作为输入。
在SDIO是输入的情况下， SDO作为一个输出。
当SDIO变为输出， SDO进入高阻状态。
2
57
LPF
RESET
11-16,19-24
31
P1B11到P1B0
IQSEL/P2B15
32
ONEPORTCLK/P2B14
33,34,37-42,45,46
56
55
P2B11到P2B0
SPI_CSb
SPI_CLK
54
SPI_SDIO
53
SPI_SDO
79,77,75,74,71,70,
67,66,64,62
ACOM
80.78.76,65,63,61 AVDD
51,43,36,26,17,10
52,44,35,25,18,9
1,3
4,7
DVDD
DCOM
CLKVDD
CLKCOM
常见的模拟
模拟电源电压
数字电源电压
数字通用
时钟电源电压
时钟供应通用
7
REV 。 A蛋白
